逆量子化电路、逆量子化方法及图像再生装置

技术领域

本发明涉及基于图像的编码方式的解码处理中的逆量子化电路、逆量子化方法及图像再生装置。

背景技术

近年来，由于网络的高速化、个人计算机以及数字电视接收机等在一般家庭的迅速普及，各种多媒体服务正在得到广泛的应用。特别是，在数字广播系统、利用因特网的内容发送系统(content delivery system)等中，一般采用这样的方式，即，将影像、声音等内容数据(content data)基于MPEG(Moving Picture Experts Group，运动图像压缩标准)方式等标准进行压缩编码，将作为压缩编码后的内容数据的编码数据的片断(fraction)作为数据包(packets)，将数据包的集合作为流信号(stream signal)进行传输或记录在硬盘、DVD或存储卡等中。此外，接收这样的流信号的个人计算机、机顶盒(set top box)、便携式信息终端装置或移动电话等信息设备提取流信号中包含的编码数据，通过对提取的编码数据执行解码处理，将内容数据复原。

作为这样的对图像进行压缩编码的方式，在压缩编码静止图像的方式中，有一种在数码相机等中得到广泛利用的JPEG(Joint Photographic Experts Group，静止图像压缩标准)方式。此外，在压缩编码运动图像的方式中，有一种向CD-ROM等中记录运动图像的MPEG-1方式。由此，确立了例如基于离散余弦变换(discrete cosine transform)的图像压缩编码技术等基本技术。基于这样的基本技术，例如数字广播中所利用的MPEG-2方式、利用因特网的内容等所利用的MPEG-4方式以及以更高的压缩编码为目标的MPEG-4AVC方式等，在处理图像信号的领域中作为标准方式而得到利用。

这样的图像压缩编码的基本算法是在运动补偿预测方法中组合了上述离散余弦变换方法的混合压缩编码方式。在混合压缩编码方式中，将对图像的一画面内的数据本身进行了离散余弦变换而得的数据和对运动补偿画面间预测的数据进行了离散余弦变换而得的数据这两者组合在一起，进行图像压缩编码。

另外，离散余弦变换以称作宏块(macro block)的块单位进行。构成该宏块的各像素数据，通过离散余弦变换而被变换为表示从直流成分到高频成分的每个频率的振幅强度的多个系数值。此外，各系数值通过基于各压缩编码方式的技术而得到量子化。以这样的算法为基础，图像的压缩编码得以进行。此外，通过对经过压缩编码而生成的数据进行与该压缩编码相对的解码处理，图像能够复原。即，通过对作为量子化后的系数值的量子化系数数据执行逆量子化，并对通过逆量子化而被复原的数据施加逆离散余弦变换，宏块单位的像素数据能够复原。

另一方面，如上所述，由于提出了各种各样的压缩编码方式，因此，以往，提出了在个人计算机、便携式信息终端装置等一个装置中设置可对应不同的压缩编码方式的用于压缩编码的电路的装置等。例如，在日本专利公开公报特开2004-201345号中提出了这样一种技术，在具有H.263方式的逆量子化部和MPEG-2方式的逆量子化部的图像解码装置中，根据各编码方式的量子化系数数据切换各逆量子化部来进行逆量子化。

然而，如以往的图像解码装置那样，存在以下课题，即在对应各编码方式分别构建逆量子化部时，电路规模增大，并且例如当有新的编码方式被提出时，难以迅速地应对，需要重新设计用于进行解码处理的LSI(大规模集成电路)等。

发明内容

本发明为了解决上述问题，其目的在于提供一种能够通过单一电路进行适应各种图像编码方式的逆量子化的、具有通用性的逆量子化电路、逆量子化方法及图像再生装置。

本发明所提供的逆量子化电路，通过对根据编码方式变换图像数据求得的各频率的系数值进行了量子化的量子化系数数据实施演算处理来进行逆量子化，从而将上述系数值复原，包括，生成用于对上述量子化系数数据实施上述演算处理的第一乘法值的第一乘法值生成部；生成用于对上述量子化系数数据实施上述演算处理的第二乘法值的第二乘法值生成部；生成用于表示为了对上述量子化系数数据实施上述演算处理的比特移位量的移位量数据的移位量生成部；将由上述第一乘法值生成部生成的上述第一乘法值及由上述第二乘法值生成部生成的上述第二乘法值与上述量子化系数数据相乘的乘法处理部；根据由上述移位量生成部生成的上述移位量数据，对从上述乘法处理部输出的数据执行比特移位演算的移位处理部，其中，上述乘法处理部及上述移位处理部中的至少其中之一，根据上述编码方式决定是否执行上述演算处理，及/或上述第一乘法值生成部、上述第二乘法值生成部及上述移位量生成部中的至少其中之一，根据上述编码方式决定生成的值或值的生成方法。

根据该结构，用于对量子化系数数据实施演算处理的第一乘法值得以生成，用于对量子化系数数据实施演算处理的第二乘法值予以生成，用于表示为了对量子化系数数据实施演算处理的比特移位量的移位量数据予以生成。并且，通过乘法处理部，将第一乘法值及第二乘法值与量子化系数数据相乘，通过移位处理部，根据移位量数据对从乘法处理部输出的数据执行比特移位演算。在乘法处理部及移位处理部中的至少其中之一中，根据编码方式来决定是否执行演算处理。并且，在第一乘法值生成部、第二乘法值生成部及移位量生成部中的至少其中之一，根据编码方式来决定生成的值或值的生成方法。

根据本发明，由于是否执行演算处理、以及生成的值或值的生成方法是根据编码方式来决定的，因此能够通过单一电路进行适应各种编码方式的逆量子化，从而能够实现电路规模的缩减，并且在新的编码方式被提出时也能够迅速地应对。另外，无需重新设计用于执行解码处理的LSI等，能够提供具有通用性的逆量子化电路。

本发明的目的、特征及优点通过以下的详细说明和附图将更为显而易见。

附图说明

图1是表示本发明的第一实施例中的逆量子化电路的结构的方框图。

图2是表示JPEG方式、MPEG-1方式及MPEG-2方式中的逆量子化公式的图。

图3是表示H.263方式及MPEG-4方式中的逆量子化公式的图。

图4是表示H.264方式中的逆量子化公式的图。

图5是表示本发明的第一实施例的逆量子化电路中对应于各逆量子化公式的演算处理的一览表的图。

图6是表示图1所示的第一乘法值生成部、第二乘法值生成部、加法值生成部及移位量生成部的详细结构的方框图。

图7是表示本发明的第二实施例中的逆量子化电路的结构的方框图。

图8是表示本发明的第二实施例的逆量子化电路中对应于各逆量子化公式的演算处理的一览表的图。

图9是表示本发明的第三实施例所涉及的图像再生装置的结构的方框图。

具体实施方式

以下参照附图对本发明的实施例详细地进行说明。此外，以下的实施例是将本发明具体化的一个例子，并不具有限定本发明的技术范围的性质。

(第一实施例)

图1是表示本发明的第一实施例中的逆量子化电路(inverse quantization circuit)的结构的方框图。

如图1所示，本发明的第一实施例中的逆量子化电路，对提供给输入端子13的量子化系数数据(以下酌情称为“系数数据”)CD实施各种演算处理，复原原始的系数值，将复原后的系数值即复原数据RD输出到输出端子19。另外，本逆量子化电路，可实现作为图像的编码方式而为公知的、以静止图像为对象的JPEG方式、以运动图像为对象的MPEG-1方式、MPEG-2方式、MPEG-4方式、H.263方式以及也称作MPEG-4AVC方式的H.264方式等中的逆量子化电路。另外，还能够应对除了上述这些编码方式之外、将来有可能提出的编码方式。

图1中，在本逆量子化电路中，系数数据CD被提供给输入端子13。系数数据CD是将通过基于图像的编码方式对图像数据进行例如正交变换而求得的每个频率的系数值进行了量子化的数据。本逆量子化电路，对这样的系数数据CD，通过根据各种编码方式或其编码方式的编码类别选择性地实施演算处理，从而将通过对图像数据以块为单位进行例如离散余弦变换(DCT：Discrete Cosine Transform，以下酌情称为“DCT”)而求得的各频率成分的系数值复原。

图1所示的逆量子化电路包括用于对系数数据CD执行用于逆量子化的各种演算处理的演算处理部。逆量子化电路作为演算处理部包括，乘法处理部140、加法处理部150、移位处理部(shift unit)170及后处理部(post-processing unit)190。

乘法处理部140对系数数据CD执行基于量子化比率(quantization scale)的逆量子化，并对系数数据CD执行基于量子化矩阵(quantization matrix)的逆量子化。加法处理部150将系数数据CD加上指定的加法值。移位处理部170对系数数据CD执行移位指定的比特数(移位量)的比特移位演算。后处理部190对系数数据CD执行饱和处理(saturationprocessing)及DCT失配控制处理(DCT mismatch control processing)。

另外，逆量子化电路还包括，第一乘法值生成部10、第二乘法值生成部20、加法值生成部160及移位量生成部180。第一乘法值生成部10生成用于在乘法处理部140中执行基于量子化比率的逆量子化的第一乘法值M1。第二乘法值生成部20生成用于在乘法处理部140中执行基于量子化矩阵的逆量子化的第二乘法值M2。加法值生成部160生成用于向加法处理部150提供的指定的加法值OF。移位量生成部180生成用于向移位处理部170提供的移位量数据SF。

另外，逆量子化电路还具有控制部100。控制部100输出用于指示乘法处理部140、加法处理部150、移位处理部170及后处理部190是否执行各自的演算处理的控制信息。

在本发明的第一实施例的逆量子化电路中，每个演算处理部能够根据指示选择用于逆量子化的演算处理的内容，并且能够选择是否包含用于逆量子化的演算处理。即，各演算处理部，如果得到指示将其演算处理部的演算处理包含于逆量子化处理中，则输出执行了其演算处理部的演算处理的数据值，如果得到指示不将其演算处理部的演算处理包含于逆量子化处理中，则输出没有执行其演算处理部的演算处理的数据值。这样，各演算处理部选择性地切换输出已演算处理数据和非演算处理数据。此外，演算处理部还能够选择例如进行比特移位的移位演算处理时的移位量的演算处理的内容。

此外，本发明的第一实施例中的逆量子化电路，即使在乘法值生成部10、乘法值生成部20、加法值生成部160及移位量生成部180中，也能够分别选择生成的值或数据的生成方法。即，控制部100输出向乘法值生成部10、乘法值生成部20、加法值生成部160及移位量生成部180指示生成的值或数据的生成方法的控制信息。

在此，对输入到逆量子化电路中的量子化系数数据进行说明。包含编码数据的编码流(encoded stream)被提供给未图示的可变长解码部(variable length decoding unit)。可变长解码部从被提供的编码流中包含的编码数据中将量子化系数值以及下面将要说明的提取信息等进行复原。即，在所提供的编码数据中，例如量子化系数值一般由运行级别(run-level)编码后的数据构成。因此，首先，可变长解码部将作为零的量子化系数值的个数的运行(run)数据和作为非零的量子化系数值的级别(level)数据复原。

接着，可变长解码部从复原的运行数据和级别数据中，将按照编码处理中的扫描模式的顺序的一维量子化系数列复原。可变长解码部将以此方式复原的量子化系数值作为量子化系数数据依次提供给未图示的编码信息提取部。同样，对量子化系数值以外的提取信息也进行复原，并提供给编码信息提取部。

接下来，编码信息提取部从在可变长解码部中复原的数据中，提取与用于进行逆量子化处理的编码数据有关的信息作为提取信息。编码信息提取部，作为这样的提取信息提取作为与编码数据的类别有关的信息的编码类别信息及宏块类别信息等。

编码类别信息是表示生成编码数据所使用的编码方式的信息。图像类别信息是表示现在被提供的编码数据，是例如在MPEG-2方式中，被称作I图像的通过画面内编码处理而生成的数据、称作P图像的通过画面间向前预测编码处理而生成的数据、以及称为B图像的通过画面间双向预测编码处理而生成的数据中的哪个数据的信息。另外，P图像或B图像有时在图像内包含内宏块(intra macro block)，将这样的信息作为宏块类别信息另行提取。在本实施例中，将图像类别信息及宏块类别信息，作为用于识别现在正在处理的块是画面内编码的画面内(intra)，还是画面间编码的画面间(Inter)或非画面内(non-intra)的信息来利用。编码信息提取部将量子化系数数据提供给输入端子13，并且将提取信息通知给控制部100。控制部100根据编码类别信息及宏块类别信息，识别输入的系数数据的编码方式的种类，从而输出与编码方式的种类相适应的控制信息。

本发明的第一实施例中的逆量子化电路具有以上所述的基本结构，通过根据各种编码方式选择性地切换是否执行各演算处理部的演算处理或处理内容，从而可实现能够用单一电路应对各种图像编码方式的具有通用性的逆量子化电路。特别是，本发明的第一实施例中的逆量子化电路具有重视通用性的结构，采用既能应对现有的各种编码方式，又能够应对将来有可能加以实施的编码方式的结构。以下对本发明的第一实施例中的逆量子化电路的详细结构进行说明。

如图1所示，提供给本逆量子化电路的输入端子13的系数数据CD首先被提供给乘法处理部140。乘法处理部140具有第一乘法器141(以下酌情简称为“乘法器141”)及第二乘法器142(以下酌情简称为“乘法器142”)。乘法器141将提供给输入端子13的系数数据CD乘以从第一乘法值生成部10(以下酌情简称为“乘法值生成部10”)提供的第一乘法值M1(以下酌情简称为“乘法值M1”)。乘法器142将从乘法器141输出的数据乘以从第二乘法值生成部20(以下酌情简称为“乘法值生成部20”)提供的第二乘法值M2(以下酌情简称为“乘法值M2”)。

另外，在乘法处理部140中，乘法器141能够根据来自控制部100的控制信息CNT_M1切换控制是否执行乘以乘法值M1的演算处理。另外，乘法器142能够根据来自控制部100的控制信息CNT_M2切换控制是否执行乘以乘法值M2的演算处理。根据这样的乘法处理部140的结构，例如使用控制信息CNT_M1及控制信息CNT_M2，由控制部100指示不执行各演算处理，则乘法处理部140将提供给输入端子13的系数数据CD作为乘法处理部140的输出数据MD输出。另外，例如相反地，使用控制信息CNT_M1及控制信息CNT_M2，由控制部100指示执行各演算处理，则乘法处理部140将系数数据CD乘以乘法值M1及乘法值M2所得的值的数据作为输出数据MD输出。

如上所述，乘法处理部140具有将系数数据CD与乘法值M1及乘法值M2相乘的演算处理功能，并且具有能够分别选择是否将这些演算处理包含于演算对象中，在这样的乘法演算的处理中选择性地切换输出已演算处理数据和非演算处理数据的结构。

另外，在乘法处理部140中，也可以替代图1所示的系数数据CD首先乘以乘法值M1然后乘以乘法值M2的结构，而采用系数数据CD首先乘以乘法值M2然后乘以乘法值M1的结构。另外，乘法处理部140也可以采用系数数据CD乘以乘法值M1与乘法值M2相乘所得的值的结构。

这样，乘法处理部140具有使用控制信息CNT_M1及控制信息CNT_M2，选择系数数据CD乘以乘法值M1所得的值、系数数据CD乘以乘法值M2所得的值、以及系数数据CD乘以乘法值M1与乘法值M2相乘而得到的乘积所得的值中的其中之一的选择功能，将选择的值作为输出数据MD提供给加法处理部150。另外，乘法处理部140的这种选择功能，根据系数数据CD的种类选择各值。

接下来，乘法值生成部10生成用于向上述的乘法处理部140提供的乘法值M1。乘法值生成部10主要生成在图像的编码方式中称为量子化比率的、表示为各宏块等块确定的量子化幅度(quantization width)的量子化比率值(以下酌情称为“比率值(scalevalue)”)。乘法值生成部10为了生成这样的比率值，如图1所示，具有用于生成比率值的比率值生成部110。乘法值生成部10还具有比率处理部210，该比率处理部210通过对由比率值生成部110生成的比率值选择性地实施对应各编码方式或编码方式中的编码类别的演算处理，输出乘法值M1。

本实施例中的逆量子化电路具有向这样的乘法值生成部10提供量子化比率指数(以下酌情称为“比率指数(scale index)”)SCI的输入端子11。提供给输入端子11的比率指数SCI被提供给乘法值生成部10的比率值生成部110。比率指数SCI是作为与实际的比率值对应的例如为连续的整数值的代码。即，例如MPEG-2方式的比率值作为如1、2、...、104、112那样增加的31个非线形比率的特性值而加以规定。选择这样的比率值时，例如比率指数SCI为0时，作为比率值选择1，比率指数SCI为1时作为比率值选择2，比率指数SCI为30时作为比率值选择104，比率指数SCI为31时作为比率值选择112。

比率值生成部110具有从这样的比率指数SCI变换为实际的比率值的变换功能。变换功能通过例如变换表或变换演算器等实现，能够基于来自控制部100的控制信息CNT_SC，切换变换的种类。此外，在乘法值生成部10中，比率处理部210根据来自控制部100的控制信息CNT_SP的指示，选择由比率值生成部110生成的比率值及通过比率处理部210进行的演算得到的值中的其中之一，将选择的值作为乘法值M1输出。

基于这样的结构，乘法值生成部10根据控制信息CNT_SC及CNT_SP，例如在MPEG-1方式、MPEG-2方式、MPEG-4方式及H.263方式的情况下，将上述的比率值作为乘法值M1输出。另外，乘法值生成部10例如在JPEG方式的情况下，将固定值作为乘法值M1输出。此外，乘法值生成部10例如在H.264方式的情况下，将基于H.264方式而被标准化的比率值即标准化系数的值作为乘法值M1输出。如上所述，乘法值生成部10生成用于对系数数据CD实施演算处理的乘法值M1。

接下来，乘法值生成部20生成向上述的乘法处理部140提供的乘法值M2。乘法值生成部20主要生成在图像的编码方式中为每个频率设定了量子化幅度的称为量子化矩阵的量子化矩阵值(以下酌情称为“矩阵值(matrix value)”)。因此，如图1所示，乘法值生成部20具有用于生成这样的矩阵值的矩阵值生成部120。

本实施例中的逆量子化电路具有提供量子化矩阵数据(以下酌情称为“矩阵数据(matrix data)”)MXD的输入端子12。提供给输入端子12的矩阵数据MXD被提供给矩阵值生成部120。矩阵值生成部120具备例如根据这样的矩阵数据MXD能够改写的存储器等存储部，输出每个频率的矩阵值。矩阵值生成部120中的存储部具有例如依次保存矩阵值的表等，能够根据来自控制部100的控制信息CNT_MX切换矩阵值的种类。

基于这样的结构，矩阵值生成部120根据控制信息CNT_MX，例如在JPEG方式、MPEG-1方式、MPEG-2方式、MPEG-4方式及H.264方式的情况下，将上述的矩阵值作为乘法值M2输出。另外，矩阵值生成部120例如在H.263方式的情况下，将固定值作为乘法值M2输出。如上所述，乘法值生成部20生成用于对系数数据CD实施演算处理的乘法值M2。

接下来，从乘法处理部140输出的输出数据MD，如图1所示，被提供给加法处理部150。加法处理部150具有将来自乘法处理部140的输出数据MD加上从加法值生成部160提供的加法值OF的加法器151。

另外，在加法处理部150中，加法器151能够根据来自控制部100的控制信息CNT_AP，切换控制是否执行加上加法值OF的演算处理。基于这样的加法处理部150的结构，例如使用控制信息CNT_AP指示不执行加法演算处理，则加法处理部150，将来自乘法处理部140的输出数据MD作为加法处理部150的输出数据AD输出。另外，例如相反地，使用控制信息CNT_AP指示执行加法演算处理，则加法处理部150，将来自乘法处理部140的输出数据MD加上加法值OF所得的值的数据作为输出数据AD输出。输出数据AD被提供给以下将要说明的舍入处理部155。

如上所述，加法处理部150具有将系数数据CD加上加法值OF的演算处理功能，并且具有能够选择是否将该加法演算处理包含在演算对象中，在这样的加法演算处理中选择性地切换输出已演算处理数据和非演算处理数据的结构。

这样，加法处理部150具有能够使用控制信息CNT_AP，选择从乘法处理部140提供的输出数据MD的值及通过将从乘法处理部140提供的输出数据MD加上加法值OF的加法运算所得到的值中的其中之一的选择功能，将选择的值作为输出数据AD输出到舍入处理部155。

其次，加法值生成部160生成向上述的加法处理部150提供的加法值OF。加法值生成部160按照基于来自控制部100的控制信息CNT_OF的指示，选择性地输出对应各编码方式的加法值OF，提供给加法处理部150。如上所述，加法值生成部160生成用于对系数数据CD实施演算处理的加法值OF。

另外，加法处理部150及加法值生成部160是为了适应由MPEG-1方式、MPEG-2方式、MPEG-4方式及H.263方式等所规定的死区(dead zone)的量子化方式而设置的。例如在MPEG-2方式的情况下，规定对编码类别为画面内编码的数据不执行死区处理，而对画面间编码的数据执行死区处理。量子化方式中的这种死区，表示将系数数据CD的值舍入为0的范围，在上述的编码方式中，通过将该死区的范围作为指定的范围来指定以控制压缩量。通常，在量子化中设这样的死区时，通过使系数数据CD的值为0的范围比为其他值的范围更大，从而实现高压缩化。

因此，例如在对MPEG-2的系数数据CD执行逆量子化处理时，对加法处理部150及加法值生成部160进行控制，以便在画面内编码的系数数据CD被提供给输入端子13时，不执行适应死区的量子化的逆量子化处理，而在画面间编码的系数数据CD被提供时，执行适应死区的量子化的逆量子化处理。由此，能够执行适应由MPEG-2方式规定的死区的量子化的处理。

本实施例中，通过在加法值生成部160中生成与死区的范围相适应的值作为加法值OF，并在加法处理部150中将来自乘法处理部140的输出数据MD加上加法值OF，从而执行适应这样的死区的量子化的逆量子化处理。另外，利用加法处理部150的控制信息CNT_AP、及加法值生成部160的控制信息CNT_OF，切换是否对由各编码方式规定的死区进行处理。

接下来，从加法处理部150输出的输出数据AD，如图1所示，被提供给舍入处理部155。舍入处理部155具有对来自加法处理部150的输出数据AD执行舍入处理的舍入演算器156。另外，在舍入处理部155中，舍入演算器156能够根据来自控制部100的控制信息CNT_RN的指示内容切换控制是否执行舍入演算处理。

舍入演算器156，在根据来自控制部100的控制信息CNT_RN的指示内容而被指示执行舍入演算处理时，通过加上与以下将要说明的移位处理部170中的移位演算处理的内容及其移位量相适应的舍入值，实现配合移位处理部170的带有舍入的除法处理。即，例如在后阶段的移位处理部170中执行右移位时，由舍入演算器156加上与其移位量相适应的舍入值，这样，来实施由舍入处理部155和移位处理部170进行的除法处理。

根据这样的舍入处理部155的结构，例如利用控制信息CNT_RN，由控制部100指示不执行舍入演算处理，则舍入处理部155，将来自加法处理部150的输出数据AD作为舍入处理部155的输出数据RN输出。另外，例如相反地，利用控制信息CNT_RN，被指示执行舍入演算处理，则舍入处理部155，将对来自加法处理部150的输出数据AD执行了舍入处理所得的值的数据作为输出数据RN输出。输出数据RN被提供给移位处理部170。

接下来，从舍入处理部155输出的输出数据RN，如图1所示，被提供给移位处理部170。移位处理部170具有移位演算器171，其根据从移位量生成部180提供的移位量数据SF，对来自舍入处理部155的输出数据RN执行输出数据RN的比特移位。

另外，在移位处理部170中，移位演算器171能够基于来自控制部100的控制信息CNT_SP的指示内容切换控制是否执行移位演算处理。根据这样的移位处理部170的结构，例如使用控制信息CNT_SP，由控制部100指示不执行移位演算处理，则移位处理部170，将来自舍入处理部155的输出数据RN作为移位处理部170的输出数据SD输出。另外，例如相反地，使用控制信息CNT_SP，由控制部100指示执行移位演算处理，则移位处理部170，将根据移位量数据SF对来自舍入处理部155的输出数据RN进行了比特移位所得的值的数据作为输出数据SD输出。输出数据SD被提供给后处理部190。

此外，移位演算器171还能够根据控制信息CNT_SP的指示内容，切换控制基于移位演算器171的移位演算处理内容。即，移位演算器171还能够根据控制信息CNT_SP，控制移位演算的移位方向、移位量等移位演算处理的内容。

如上所述，移位处理部170具有根据移位量数据SF对从舍入处理部155输出的输出数据RN执行比特移位演算的移位演算处理功能，还能够选择是否将该移位演算处理的内容及该移位演算处理包含于演算对象中，在这样的移位演算处理中选择性地切换输出已演算处理数据和非演算处理数据。

这样，移位处理部170具有能够使用控制信息CNT_SP选择从舍入处理部155提供的输出数据RN的值及通过比特移位演算得到的值中的其中之一的选择功能，将选择的值作为输出数据SD输出。

其次，移位量生成部180生成提供给上述的移位处理部170的表示移位量的移位量数据SF。这样的移位量数据SF被用于各编码方式所规定的比率调整(scale matching)。移位量生成部180根据来自控制部100的控制信息CNT_SF的指示，选择性地输出这样的适应编码方式的移位量数据SF，提供给移位处理部170。如上所述，移位量生成部180生成用于对系数数据实施移位演算处理的移位量数据SF。

另外，舍入处理部155仅在移位处理部170中的比特移位演算为向右方向的移位时，才通过将从加法处理部150输出的数据AD加上与由移位量生成部180生成的移位量数据SF相适应的值，来执行舍入处理。

接下来，从移位处理部170输出的输出数据SD，如图1所示，被提供给后处理部190。后处理部190具有对来自移位处理部170的输出数据SD执行DCT失配控制处理的DCT失配处理部191及193，和执行将指定的值以上或指定的值以下的值剪取为指定的值的饱和处理的饱和处理部192。

另外，饱和处理部192能够根据来自控制部100的控制信息CNT_CL切换控制是否执行饱和处理。DCT失配处理部191能够根据来自控制部100的控制信息CNT_MS1切换控制是否执行DCT失配控制处理。DCT失配处理部193能够根据来自控制部100的控制信息CNT_MS2切换控制是否执行DCT失配控制处理。

这样的饱和处理及DCT失配控制处理在MPEG-1方式及MPEG-2方式等中有所规定。即，在MPEG-1方式、MPEG-2方式等的编码处理及解码处理中，分别需要逆DCT处理，但基于编码器和解码器的逆DCT处理的演算方式，存在以不同方式解码的图像互不相同，其误差会累积的可能性。因此，一些编码方式，以改善这样的问题为目的，规定了DCT失配控制处理。

另外，作为这样的DCT失配控制处理的一个具体例子，例如在MPEG-1方式的情况下，执行将所有复原的系数值向接近零的方向奇数化的处理。另外，例如在MPEG-2方式的情况下，进行如下处理：加上所有的系数值，当其和为偶数时，变更最高频的成分、即系数[7][7]成分的值。

另外，在饱和处理中，具体而言，饱和处理部192执行如下的饱和处理：当提供给饱和处理部192的系数值在“-2048”以下时，剪取为值“-2048”，当提供给饱和处理部192的系数值在“2047”以上时，剪取为值“2047”。

另外，在MPEG-1等方式中，规定在DCT失配控制处理之后执行饱和处理，在MPEG-2方式中，规定在饱和处理之后执行DCT失配控制处理。

因此，本逆量子化电路中的控制部100，在对MPEG-1方式的系数数据CD执行逆量子化处理时，通过控制信息CNT_MS1指示DCT失配处理部191执行DCT失配控制处理，通过控制信息CNT_CL指示饱和处理部192执行饱和处理，通过控制信息CNT_MS2指示DCT失配处理部193不执行DCT失配控制处理。由此，在MPEG-1方式中，在规定的DCT失配控制处理之后执行饱和处理。

另外，控制部100，在对MPEG-2方式的系数数据CD执行逆量子化处理时，通过控制信息CNT_MS1指示DCT失配处理部191不执行DCT失配控制处理，通过控制信息CNT_CL指示饱和处理部192执行饱和处理，通过控制信息CNT_MS2指示DCT失配处理部193不执行(应该是执行)DCT失配控制处理。由此，在MPEG-2方式中，在规定的饱和处理之后执行DCT失配控制处理。

这样，通过设置DCT失配处理部191及DCT失配处理部193，能够选择是在饱和处理部192之前还是之后执行DCT失配控制处理。另外，对于DCT失配处理部191及DCT失配处理部193，也可以采用能够设定执行DCT失配控制处理的条件的结构。另外，对于DCT失配处理部191及DCT失配处理部193，也可以采用能够根据系数数据CD的种类控制是否进行演算或演算内容的结构。

以上说明的演算处理根据各自的控制信息按照各编码方式而加以执行。从后处理部190向输出端子19输出具有被复原的系数值的复原数据RD。

另外，以下要说明的是，假定如上所述，各处理部中的演算处理及各生成部中的值或数据的生成方法分别能够选择，但本发明并不特别限定于此。例如，可以采用根据对应的编码方式的种类，在乘法处理部140、加法处理部150及移位处理部170中的至少其中之一的演算处理部中，能够选择是否将演算处理包含于演算对象中的结构，也可以采用在第一乘法值生成部10、第二乘法值生成部20、加法值生成部160及移位量生成部180中的至少其中之一的生成部中，能够选择生成的值或数据的生成方法的结构。

接下来，对各编码方式中规定的逆量子化公式进行说明。

图2至图4是表示各编码方式中规定的逆量子化公式的图。图2是表示作为对静止图像进行压缩编码的方式得到广泛利用的JPEG方式、作为对动动图像进行压缩编码的方式得到广泛利用的MPEG-1方式及MPEG-2方式中的逆量子化公式的图。图3是表示根据与电气通信有关的国际标准机构ITU-T(International TelecommunicationUnion-Telecommunication Standardization Sector，国际电信联盟-电信标准化部门)的建议规定的H.263方式、以及作为对运动图像进行压缩编码的方式得到广泛利用的MPEG-4方式中的逆量子化公式的图。另外，图4是表示根据ITU-T的建议规定的H.264方式中的逆量子化公式的图。另外，图2至图4中，在分类栏所示的项目表示根据系数数据的编码类别而被规定执行不同的逆量子化时的分类，Intra为画面内编码，non-Intra为画面间编码，DC为直流成分，AC为交流成分，luma为亮度数据，chroma为色彩数据，这些系数数据分别被加以表示。

在这些编码方式中，在JPEG方式时，如图2所示，通过将用Sq_vu表示的系数数据乘上用Q_vu表示的矩阵值来执行逆量子化，得到通过逆量子化而复原的系数数据R_vu。

在MPEG-1方式时，如图2所示，对画面内编码的直流成分的系数数据，单纯地通过将系数数据dct_zz[0]增大到8倍来执行逆量子化，得到通过逆量子化而复原的系数数据dct_recon[0][0]。另外，对画面内编码的交流成分的系数数据，通过将系数数据dct_zz[i]乘上比率值quantizer_scale的两倍值、矩阵值intra_quant[m][n]、以及作为比率调整的1/16，来执行逆量子化。这样，得到通过逆量子化而复原的系数数据dct_recon[m][n]。

另外，对画面间编码的系数数据，通过将系数数据dct_zz[i]增大到两倍，并且加上该系数数据的符号Sign(dct_zz[i])，再将由此得到的数据乘上比率值quantizer_scale、矩阵值non_intra_quant[m][n]、以及作为比率调整的1/16，来执行逆量子化。这样，得到通过逆量子化而复原的系数数据dct_recon[m][n]。

另外，在MPEG-1方式的饱和处理及DCT失配控制处理中，对intraDC以外的系数数据，在其复原系数值为偶数时，减去其符号、即Sign(dct_zz[i])，向接近零的方向奇数化。并且，在执行DCT失配控制处理之后执行饱和处理。

接下来，对MPEG-2方式中的逆量子化进行说明。MPEG-2方式时，如图2所示，在被规定的逆量子化的演算公式中，例如QF[v][u]表示画面间编码的系数数据，F”[v][u]表示通过逆量子化而复原的系数数据，W[w][v][u]表示画面间编码的矩阵值，quantizer_scale表示比率值。另外，Sign()表示自变量的符号，表示自变量的符号为正时返回1、为负时返回-1、为0时返回0的函数。即，对MPEG-2方式中的画面间编码的系数数据QF[v][u]，通过将系数数据QF[v][u]增大到两倍，并且加上由Sign(QF[v][u])表示的基于上述的函数定义的系数数据的符号k，再将由此得到的数据乘上矩阵值W[w][v][u]、比率值quantizer_scale、以及作为比率调整的1/32，来执行逆量子化。这样，得到通过逆量子化而复原的复原数据F”[v][u]。

另外，对MPEG-2方式的画面内编码的交流成分的系数数据QF[v][u]，通过将系数数据QF[v][u]的两倍值乘上矩阵值W[w][v][u]、比率值quantizer_scale、以及作为比率调整的1/32，来执行逆量子化。这样，得到通过逆量子化而复原的复原数据F”[v][u]。

另外，对MPEG-2方式的画面内编码的直流成分的系数数据，通过将系数数据QF[0][0]乘上比率值intra_dc_mult来执行逆量子化，得到复原数据F”[0][0]。

另外，在MPEG-2方式的饱和处理及DCT失配控制处理中，当所有复原系数值的和为偶数时，将其复原系数值中的最高频的成分、即系数[7][7]成分的值的最下位比特进行反转。并且，在执行饱和处理之后执行DCT失配控制处理。

此外，MPEG-1方式的Sign(dct_zz[i])或MPEG-2方式的Sign(QF[v][u])、或接下来将要说明的MPEG-4方式的Sign(QF[v][u])，在各自的公式中，发挥上述的死区的功能。即，例如对MPEG-2方式中的画面间编码的系数数据QF[v][u]，能够通过将系数数据QF[v][u]的两倍值加上符号的值Sign(QF[v][u])，来执行逆量子化中的死区处理。

接下来，对图3所示的MPEG-4方式中的逆量子化进行说明。在MPEG-4方式时，例如对方法1的画面间编码及画面内编码的交流成分的系数数据QF[v][u]，使用如图3所示那样规定的逆量子化的演算公式。在演算公式中，F”[v][u]表示通过逆量子化而复原的系数数据，W[w][v][u]表示画面间编码的矩阵值，quantizer_scale表示比率值。另外，k表示根据是画面内编码的块还是非画面内编码(画面间编码)的块，是否执行死区处理，对非画面内编码的块的系数数据，如MPEG-2方式中的画面间编码那样，执行用Sign(QF[v][u])表示的死区处理。

即，例如对MPEG-4方式的方法1中的画面间编码的系数数据QF[v][u]，当系数数据QF[v][u]不是0时，通过将系数数据QF[v][u]增大到两倍，并且加上系数数据的符号Sign(QF[v][u])，再将由此得到的数据乘上矩阵值W[w][v][u]、比率值quantizer_scale、以及作为比率调整的1/16，来执行逆量子化。这样，得到通过逆量子化而复原的系数数据F”[v][u]。

另外，在MPEG-4方式的饱和处理及DCT失配控制处理中，在方法1时，当所有复原系数值的和为偶数时，将其复原系数值中的最高频的成分，即系数[7][7]成分的值的最下位比特进行反转。另外，方式2时，对intraDC以外的系数数据，当其复原系数值为偶数时，从其绝对值、即|F”[v][u]|中减去数值“1”，由此向接近零的方向奇数化。但是，若系数数值为零，则输出零。并且，在执行DCT失配控制处理之后执行饱和处理。

接下来，对图3所示的H.263方式中的逆量子化进行说明。H.263方式时，例如对画面间编码及画面内编码的交流成分的系数数据LEVEL，使用如图3所示那样加以规定的逆量子化的演算公式。在演算公式中，REC表示通过逆量子化而复原的系数数据，QUANT表示比率值。即，例如对H.263方式的画面间编码的系数数据LEVEL，当比率值QUANT为偶数时，通过将系数数据LEVEL的绝对值增大到两倍，并且加上1，再将由此得到的数据乘上比率值QUANT，进而再将由此得到的数据乘上系数数据LEVEL的符号Sign(LEVEL)，来执行逆量子化。

另外，在H.263方式的饱和处理及DCT失配控制处理中，对intraDC以外的系数数据，当其复原系数值为偶数时，从其绝对值、即|REC|中减去数值“1”，向接近零的方向奇数化。但是，若系数数值为零，则输出零。并且，在执行DCT失配控制处理之后执行饱和处理。

接下来，对图4所示的H.264方式中的逆量子化进行说明。H.264方式的特征在于不采用如上所述的死区。此外，H.264方式不直接将量子化比率值编码，而采用编码量子化参数qP，从量子化参数qP导出量子化比率值的手法。

即，H.264方式中，导入例如量子化参数qP增加6，量子化比率值则变为两倍的量子化参数qP与量子化比率的对数成比例的结构。因此，若设qP除以6的余数为(qP％6)、qP除以6的商为(qP/6)，量子化比率值为(qP％6)的量子化比率值乘以2的(qP/6)次方所得的值。

此外，H.264方式中，在这样的量子化参数qP与量子化比率的变换中利用变换表，并且在用于逆量子化和正交变换中所需的8/5倍等的标准化的演算中也利用变换表，将(qP％6)的量子化比率向左移位(qP/6)比特，由此能够求得对应于任意的qP的量子化比率。另外，在图4中，记号“＜＜”表示左移位，并且记号“＞＞”表示右移位。

另外，例如，在对图4所示的画面内编码Intra中的16×16的块的亮度luma的直流成分DC中，当量子化参数QP’Y小于数值“36”时，根据图4的公式进行右移位，并且由舍入处理部155的舍入演算器156加上适应其移位量的舍入值(2^5-QP’Y/6)。由此，执行基于舍入处理部155和移位处理部170的除法处理。

另外，本实施例的逆量子化电路例如对图2所示的基本的用于逆量子化的演算公式，展开这些公式，采用基于其展开的公式的电路结构。例如，对MPEG-2方式的画面间编码的系数数据QF[v][u]进行逆量子化时，在本实施例的逆量子化电路中，采用通过将系数数据QF[v][u]乘以(2×W[w][v][u]×quantizer_scale)所得的值加上(Sign(QF[v][u])×W[w][v][u]×quantizer_scale)的值来进行死区处理的结构。

以上，虽然省略了各编码方式中的逆量子化公式的更详细的说明，但本实施例的逆量子化电路，在各编码方式中基于图2至图4所示的演算公式，如上述各编码方式的例子那样，对所提供的系数数据，通过执行将其与比率值或矩阵值等指定的乘法值相乘或与加法值相加等演算，进行逆量子化。

图5是表示在本发明的第一实施例的逆量子化电路中，对应于各逆量子化公式的演算处理的一览表的图。图5中，将图2至图4的各逆量子化公式归纳成一览以便能够通过共通的演算处理加以实现。特别是，本实施例的逆量子化电路的特征在于，基于包含将图2至图4的各逆量子化公式展开所得的公式的演算公式构成各部。

图5中，对应于演算项CD的“系数”表示用于逆量子化的系数数据CD，对应于演算项M2的“行列”表示矩阵值。此外，对应于演算项M1的“2”表示乘数2，“比率”表示比率值，“标准化”表示在H.264方式中规定的标准化系数值。此外，对应于演算项Sign的“符号”是表示系数数据的正负的符号，表示对应于利用系数数据的符号的死区的量子化方式的演算处理等。

此外，对应于演算项OF的“行列”表示矩阵值，“比率”表示比率值。另外，对应于演算项RN的“舍入”表示H.264方式中的舍入值。此外，对应于演算项SF的“移位”表示移位处理部170的移位演算处理，“后”表示后处理部190的处理。另外，各演算项中的“0”、“1”及“8”等数字表示该值表示的常数。此外，由“移位”指示的部位表示执行移位演算处理，由箭头指示的部位表示不执行移位演算处理。此外，由“后”指示的部位表示执行后处理部190的处理，由箭头指示的部位表示不执行后处理部190的处理。

这样，图2至图4的各编码方式的各逆量子化公式能够通过如图5所示的共通的演算处理来表现。即，图1中说明的本发明的第一实施例中的逆量子化电路的结构，是实现图5中所示的共通的演算处理的电路，通过切换执行上述那样的基于控制信息的各演算处理，以适应各编码方式。本发明的第一实施例中的逆量子化电路通过寻求演算处理的共通化以抑制电路规模增大。

图6是表示为了实现图5所示的共通的演算处理的乘法值生成部10、乘法值生成部20、加法值生成部160及移位量生成部180的更加详细结构的一例的方框图。

图6中，乘法值生成部10如上所述，包括比率值生成部110和比率处理部210。

图6中，比率值生成部110具有，变换所提供的比率指数SCI的一种或多种比率表(第一比率变换部)111；进一步变换从比率表111输出的值的标准化表(第二比率变换部)112；选择从比率表111输出的值和从标准化表112输出的值中的其中之一的选择器(选择部)119。选择器119根据来自控制部100的控制信息CNT_SG的指示内容，选择从比率表111输出的值和从标准化表112输出的值中的其中之一，并将选择的值输出到比率处理部210。另外，从比率表111输出的值被输出到移位量生成部180。

在图6所示的比率值生成部110中，标准化表112是为了适应H.264方式而特别设置的表。即，在根据H.264方式进行逆量子化时，量子化参数qP作为比率指数SCI被提供给输入端子11。并且，量子化参数qP通过比率表111而被变换为比率值，变换后的比率值通过标准化表112而变换为标准化后的系数的值。此外，在H.264方式的情况下，控制部100通过控制信息CNT_SG，指示选择器119选择标准化表112，由此比率值生成部110输出适应H.264方式的被标准化的比率值，即标准化系数值。

这样，比率值生成部110具有将提供给输入端子11的比率指数SCI等数据变换为比率值的一种或多种比率表111，将通过比率表111而被变换的值作为比率值输出。此外，比率值生成部110还具有，进一步变换从比率表111输出的值的标准化表112，和选择从比率表111输出的值与从标准化表112输出的值中的其中之一的选择器119，将选择的值作为比率值输出。

接下来，图6中，比率处理部210具有，对比率值生成部110中所生成的比率值实施演算处理的演算部211，以及选择比率值和通过对比率值的演算处理而得到的值及指定的常数值中的其中之一的选择器(选择部)219。另外，演算部211是用于进行将比率值乘上指定的常数等的处理，并且也能够应对将来有可能提出的编码方式等而设的演算部，例如选择性地执行将比率值乘上常数值的乘法或将其乘法处理结果加上常数值等的演算处理。选择器219根据控制信息CNT_SP的指示内容，选择比率值、从演算部21得到的值及指定的常数值中的其中之一，将选择的值作为乘法值M1输出到乘法处理部140。

即，比率处理部210选择性地输出对应图5中的演算项M1的、主要与适应各编码方式或其编码类别的比率值相关联的乘法值M1。

例如，在对MPEG-1方式的画面内编码的直流成分的系数数据进行逆量子化时，按照图5中的演算项M1，根据控制信息CNT_SP选择器219选择常数“8”，比率处理部210，则将选择器219选择的常数值“8”作为乘法值M1输出。

另外，在对MPEG-1方式的画面内编码的交流成分的系数数据进行逆量子化时，按照图5中的演算项M1，在比率值生成部110中，从比率表111输出的比率值被选择，该选择的比率值被输出至比率处理部210。此外，在比率处理部210中，根据控制信息CNT_SP，选择器219选择由演算部211增加一倍后输出的值，比率处理部210，则将选择器219选择的值、即将比率值变为两倍后的值作为乘法值M1输出。

另外，在对H.264方式的系数数据进行逆量子化时，按照图5中的演算项M1，在比率值生成部110中，从标准化表112输出的标准化系数值被选择，该选择的标准化系数值被输出至比率处理部210。此外，在比率处理部210中，根据来自控制部的控制信息CNT_SP，选择器219选择从比率值生成部110输出的标准化系数值，比率处理部210，将选择器219选择的值、即标准化系数值作为乘法值M1输出。

这样，比率处理部210将比率值、通过演算部211的演算而得到的值及指定的常数值中的其中之一作为乘法值M1输出。另外，比率处理部210具有，实施将来自比率值生成部110的比率值乘上指定的整数等演算处理的演算部211，及选择比率值与从演算部211得到的值及指定的常数值中的其中之一的选择器219，将选择的值作为乘法值M1输出。另外，具有选择功能的选择器219，根据系数数据CD的种类选择各值。

接下来，图6中，乘法值生成部20的矩阵值生成部120具有，输出对应于所提供的矩阵数据MXD的矩阵值的矩阵表121，和选择该矩阵值与指定的常数值中的其中之一的选择器129。选择器129根据来自控制部100的控制信息CNT_MX的指示内容，选择矩阵值与常数值中的其中之一，将选择的值作为乘法值M2输出到乘法处理部140。

即，矩阵值生成部120选择性地输出对应图5中的演算项M2的、主要与适应各编码方式或其编码类别的矩阵值相关联的乘法值M2。例如，在对MPEG-1方式的画面内编码的直流成分的系数数据进行逆量子化时，按照图5中的演算项M2，根据控制信息CNT_MX选择器129选择常数“1”，矩阵值生成部120，将选择器129选择的常数值“1”作为乘法值M2输出。

另外，在对MPEG-1方式的画面内编码的交流成分的系数数据进行逆量子化时，按照图5中的演算项M2，根据控制信息CNT_MX选择器129选择从矩阵表121输出的矩阵值，矩阵值生成部120，将选择器129选择的矩阵值作为乘法值M2输出。

这样，矩阵值生成部120，将各频率的矩阵值及指定的常数值中的其中之一作为乘法值M2输出。

接下来，图6中，加法值生成部160具有，将由比率值生成部110生成的比率值与由矩阵值生成部120生成的矩阵值相乘的乘法器161，以及选择比率值、矩阵值、通过乘法器161将比率值与矩阵值相乘所得到的值、以及指定的常数值中的其中之一的选择器169。另外，选择器169也可以采用能够从比率值、矩阵值、通过乘法器161将比率值与矩阵值相乘所得到的值、以及指定的常数值中的几个值中选择其中之一的结构。选择器219根据来自控制部100的控制信息CNT_OF的指示内容，选择比率值、矩阵值、通过乘法器161将比率值与矩阵值相乘所得到的值、以及指定的常数值中的其中之一，将选择的值作为加法值OF输出到加法处理部150。

即，加法值生成部160选择性地输出对应图5中的演算项OF的，主要与适应各编码方式或其编码类别的死区相关联的加法值OF。例如，在对MPEG-1方式的画面内编码的直流成分的系数数据进行逆量子化时，按照图5中的演算项OF，根据控制信息CNT_OF，选择器169选择常数“0”，加法值生成部160，将选择器169选择的常数值“0”作为加法值OF输出。

另外，在对MPEG-1方式的画面间编码的系数数据进行逆量子化时，按照图5中的演算项OF，根据来自控制部100的控制信息CNT_OF，选择器169选择从乘法器161输出的值，加法值生成部160，将选择器169选择的来自乘法器161的值作为加法值OF输出。

另外，在对H.263方式的画面内编码的交流成分的系数数据进行逆量子化时，按照图5中的演算项OF，根据来自控制部100的控制信息CNT_OF，选择器169选择从比率值生成部110输出的值，加法值生成部160，将选择器169选择的从比率值生成部110输出的值作为加法值OF输出。

这样，加法值生成部160具有，将比率值生成部110的比率值与矩阵值生成部120的矩阵值相乘的乘法器161，以及选择比率值、矩阵值、将比率值与矩阵值相乘所得到的值、以及指定的常数值中的其中之一的选择器219，将选择的值作为加法值OF提供给加法处理部150。

接下来，图6中，移位量生成部180具有，将从比率值生成部110的比率表111输出的值变换为移位量数据的移位量表(移位量变换部)181。此外，移位量生成部180具有，将从移位量表181输出的值加上指定的值、即移位量加法值SF_OF的加法器182，和根据来自控制部100的控制信息CNT_SF的指示，选择从移位量表181输出的值、从加法器182输出的值及指定的常数值中的其中之一的选择器189。移位量生成部180根据来自控制部100的控制信息CNT_SF的指示内容，将通过移位量表181而被变换的值、从加法器182输出的值及指定的常数值中的其中之一作为移位量数据SF输出到移位处理部170。

这样，移位量生成部180具有将从比率值生成部110的比率表111输出的值变换为移位量数据的移位量表181，将通过移位量表181而被变换的值作为移位量数据SF输出到移位处理部170。移位量生成部180还通过选择器189选择通过移位量表181而被变换的值及指定的常数值中的其中之一作为移位量数据SF，并提供给移位处理部170。另外，选择器189根据系数数据CD的种类选择各值。移位量生成部180还将选择的移位量数据SF加上移位量加法值SF_OF所得的值作为移位量数据SF，提供给移位处理部170。该移位量加法值SF_OF是根据系数数据CD的种类而被选择的加法值，从控制部100输出。

另外，比率表111、标准化表112、移位量表181、矩阵表121以及常数被存储在可擦写的存储器(rewritable memory)中。由此，即使出现新标准的编码方式时，也只通过替换存储器内的表数据或数值，即可应对新标准的编码方式。另外，存储器内的表数据或数值可以通过经由网络下载而加以重写，但本发明并不特别限定于此，也可以通过从计算机可读取的记录介质读出来进行重写。

以下，参照图1至图6，例举几个编码方式的例子来对本发明的第一实施例中的逆量子化电路的具体动作进行说明。

首先，来说明对以JPEG方式量子化的系数数据进行逆量子化的处理。例如在执行JPEG方式的逆量子化时，基于图5所示的演算结构，根据控制信息进行各演算处理的切换。即，在JPEG方式时，如图5所示，只将系数数据CD乘上来自矩阵值生成部120的矩阵值即可。因此，控制部100将如下的控制信息分别通知给各演算处理部及生成部。

例如，控制逆量子化电路的控制部100，通过控制信息CNT_M1指示乘法器141不执行乘法处理。另外，控制部100通过控制信息CNT_M2指示乘法器142执行乘法处理。另外，控制部100通过控制信息CNT_MX指示矩阵值生成部120输出矩阵值。另外，控制部100通过控制信息CNT_AP指示加法器151不执行加法处理。

此外，控制部100通过控制信息CNT_RN指示舍入演算器156不执行舍入处理。另外，控制部100通过控制信息CNT_SP指示移位演算器171不执行移位演算处理。另外，控制部100指示DCT失配处理部191及193不执行DCT失配控制处理。另外，控制部100指示饱和处理部192不执行饱和处理。

由此，从乘法处理部140输出将系数数据CD的值乘上作为乘法值M2的矩阵值所得的值的输出数据MD。此外，从加法处理部150、舍入处理部155、移位处理部170及后处理部190也输出与输出数据MD相同值的数据。其结果是，从输出端子19输出，将系数数据CD的值乘上作为乘法值M2的矩阵值所得的值的复原数据RD。这样，在图1的结构中，通过将如上所述的控制信息分别通知给各部，可实现图2的JPEG项所示的、将系数数据Sq_vu乘上矩阵值Q_vu而得到复原数据R_vu的逆量子化公式。

另外，在例如执行MPEG-2方式的逆量子化时，如图5所示，按系数数据的类别进行分类来执行逆量子化。

首先，来说明对以MPEG-2方式量子化的画面内编码的直流成分的系数数据进行逆量子化的处理。在提供给输出端子13的系数数据为MPEG-2方式的画面内编码的直流成分的系数数据时，如图5所示，只将系数数据乘上比率值即可。因此，控制部100将如下的控制信息分别通知给各演算处理部及生成部。

例如，控制部100通过控制信息CNT_M1指示乘法器141执行乘法处理。另外，控制部100通过控制信息CNT_M2指示乘法器142不执行乘法处理。另外，控制部100通过控制信息CNT_SG指示比率值生成部110选择来自比率表111的输出值，该比率表111中存储有对应于由控制信息CNT_SC指定的比率指数SCI的比率值。另外，控制部100通过控制信息CNT_SP指示比率处理部210选择比率值。由此，作为比率值的乘法值M1被提供给被指示执行乘法处理的乘法器141。

此外，控制部100通过控制信息CNT_AP指示加法器151不执行加法处理。另外，控制部100通过控制信息CNT_RN指示舍入演算器156不执行舍入处理。另外，控制部100通过控制信息CNT_SP指示移位演算器171不执行移位演算处理。另外，控制部100通过控制信息CNT_MS1指示DCT失配处理部191不执行DCT失配控制处理。另外，控制部100通过控制信息CNT_CL指示饱和处理部192执行饱和处理。另外，控制部100通过控制信息CNT_MS2指示DCT失配处理部193执行DCT失配控制处理。

由此，从乘法处理部140输出将系数数据CD的值乘上作为比率值的乘法值M1所得的值的输出数据MD。此外，从加法处理部150、舍入处理部155及移位处理部170也输出与输出数据MD相同值的数据。此外，在后处理部190中，首先，饱和处理部192对作为与输出数据MD相同值的数据的输出数据SD执行饱和处理。即，饱和处理部192进行如下的饱和处理：当输出数据SD的值例如在“-2048”以下时，剪取为值“-2048”，提供给饱和处理部192的系数值例如在“2047”以上时，剪取为值“2047”。

此外，在后处理部190中，接下来，DCT失配处理部193对从饱和处理部192提供的数据进行如下的处理：将提供的所有数据值相加，当其和为偶数时，变更最高频的成分、即系数[7][7]成分的值。即，DCT失配处理部193，在从饱和处理部192提供的所有数据的和为偶数时，将其数据中的最高频的成分、即系数[7][7]成分的值的最下位比特进行反转，并将这样的数据作为复原数据RD从后处理部190输出。

这样，在图1的结构中，通过将如上所述的控制信息分别通知给各部，可实现图2的MPEG-2的IntraDC项所示的、将系数数据QF[0][0]乘上比率值intra_dc_mult而得到复原数据F”[0][0]的逆量子化公式。

接下来，说明对以MPEG-2方式量子化的画面内编码的交流成分的系数数据进行逆量子化的处理。在提供给输出端子13的系数数据为MPEG-2方式的画面内编码的交流成分的系数数据时，如图5所示，将系数数据CD乘上以“行列”表示的矩阵值及以“比率”表示的比率值的两倍值，执行以“移位”表示的移位演算，再执行以“后”表示的DCT失配控制处理及饱和处理即可。因此，控制部100将如下的控制信息分别通知给各演算处理部及生成部。

例如，控制部100通过控制信息CNT_M1指示乘法器141执行乘法处理。另外，控制部100通过控制信息CNT_M2指示乘法器142执行乘法处理。另外，控制部100通过控制信息CNT_SG指示比率值生成部110选择来自比率表111的输出值，该比率表111存储有对应于由控制信息CNT_SC指定的比率指数SCI的比率值。另外，控制部100通过控制信息CNT_SP指示比率处理部210选择从演算部211输出的比率值的两倍值。由此，作为比率值的两倍的乘法值M1被提供给被指示执行乘法处理的乘法器141。

另外，控制部100通过控制信息CNT_MX指示矩阵值生成部120输出根据提供给输入端子12的矩阵数据MXD选择的、来自矩阵表121的矩阵值。由此，作为矩阵值的乘法值M2被提供给被指示执行乘法处理的乘法器142。

此外，控制部100通过控制信息CNT_AP指示加法器151不执行加法处理。另外，控制部100通过控制信息CNT_RN指示舍入演算器156不执行舍入处理。另外，控制部100通过控制信息CNT_SP指示移位演算器171执行移位演算处理。另外，控制部100通过控制信息CNT_SF指示移位量生成部180输出相当于对应1/32的5比特的右移位的移位量数据SF。另外，控制部100通过控制信息CNT_MS1指示DCT失配处理部191不执行DCT失配控制处理。另外，控制部100通过控制信息CNT_CL指示饱和处理部192执行饱和处理。另外，控制部100通过控制信息CNT_MS2指示DCT失配处理部193执行DCT失配控制处理。

由此，从乘法处理部140输出将系数数据CD变为两倍、再乘上比率值及矩阵值所得的输出数据MD。此外，从加法处理部150输出与输出数据MD相同值的输出数据AD，从舍入处理部155也输出与输出数据MD相同值的输出数据RN。这样，移位处理部170，将系数数据CD变为两倍、再乘上比率值及矩阵值所得的值向右移位5比特、即除以32所得的值作为输出数据SD输出。其结果是，从移位处理部170输出将系数数据CD变为两倍、再乘上比率值及矩阵值、并除以32所得的输出数据SD。

此外，与画面内编码的直流成分的系数数据时相同，在后处理部190中，首先，饱和处理部192对输出数据SD执行饱和处理。接下来，DCT失配处理部193对从饱和处理部193提供的数据进行如下的处理：即，将提供的所有数据值相加，当其和为偶数时，变更最高频的成分、即系数[7][7]成分的值。由此，从后处理部190输出复原数据RD。

这样，在图1的结构中，如上所述的控制信息被分别通知给各部。因此，通过将系数数据QF[v][u]乘上常数“2”、矩阵值W[w][v][u]及比率值quantizer_scale，并除以32，可实现图2的MPEG-2的IntraAC项所示的、求出复原数据F”[v][u]的逆量子化公式。

接下来，来说明对以MPEG-2方式量子化的画面间编码的系数数据进行逆量子化的处理。当提供给输出端子13的系数数据为MPEG-2方式的画面间编码的系数数据时，如图5所示，可以将系数数据CD乘上以“行列”表示的矩阵值及以“比率”表示的比率值的两倍值，并且加上带有符号的矩阵值与比率值的乘积，对所得的值再执行以“移位”表示的移位演算，再执行以“后”表示的DCT失配控制处理及饱和处理。因此，控制部100将如下的控制信息分别通知给各演算处理部及生成部。

例如，控制部100通过控制信息CNT_M1指示乘法器141执行乘法处理。另外，控制部100通过控制信息CNT_M2指示乘法器142执行乘法处理。另外，控制部100通过控制信息CNT_SG指示比率值生成部110选择来自比率表111的输出值，该比率表111存储有对应于由控制信息CNT_SC指定的比率指数SCI的比率值。另外，控制部100通过控制信息CNT_SP指示比率处理部210选择从演算部211输出的比率值的两倍值。由此，作为比率值的两倍的乘法值M1被提供给被指示执行乘法处理的乘法器141。

另外，控制部100通过控制信息CNT_MX指示矩阵值生成部120输出根据提供给输入端子12的矩阵数据MXD选择的、来自矩阵表121的矩阵值。由此，作为矩阵值的乘法值M2被提供给被指示执行乘法处理的乘法器142。

此外，控制部100通过控制信息CNT_OF指示加法值生成部160将通过乘法器161将比率值与矩阵值相乘所得到的值作为加法值OF输出。并且，控制部100通过控制信息CNT_AP指示加法器151执行加法处理。此外，控制部100还指示加法器151在系数数据CD的符号为正时，将来自乘法处理部140的输出数据MD加上来自加法值生成部160的加法值OF，而在系数数据CD的符号为负时，从输出数据MD中减去加法值OF。即，通过实施这样的加法处理，执行适应例如死区的量子化方式的逆量子化。

此外，控制部100通过控制信息CNT_RN指示舍入演算器156不执行舍入处理。另外，控制部100通过控制信息CNT_SP指示移位演算器171执行移位演算处理。另外，控制部100通过控制信息CNT_SG指示移位量生成部180输出相当于对应1/32的5比特的右移位的移位量。另外，控制部100通过控制信息CNT_MS1指示DCT失配处理部191不执行DCT失配控制处理。另外，控制部100通过控制信息CNT_CL指示饱和处理部192执行饱和处理。另外，控制部100通过控制信息CNT_MS2指示DCT失配处理部193执行DCT失配控制处理。

由此，从乘法处理部140输出将系数数据CD变为两倍、再乘上比率值及矩阵值所得的输出数据MD。此外，从加法处理部150输出对输出数据MD实施了适应死区的量子化的逆量子化所得的输出数据AD，从移位处理部170输出将来自加法处理部150的输出数据AD向右移位5比特、即除以32所得的输出数据SD。

此外，与画面内编码的直流成分的系数数据时相同，在后处理部190中，首先，饱和处理部192对输出数据SD执行饱和处理。接下来，DCT失配处理部193对从饱和处理部193提供的数据进行如下的处理：将提供的所有数据值相加，当其和为偶数时，变更最高频的成分，即系数[7][7]成分的值。这样，从后处理部190输出复原数据RD。

这样，在图1的结构中，如上所述的控制信息分别被通知给各部。因此，通过将系数数据QF[v][u]乘上常数“2”再加上系数数据的符号Sign(QF[v][u])得到的值(2×QF[v][u]+Sign(QF[v][u]))，乘上比率值quantizer_scale及矩阵值W[w][m][n]，并除以32，可实现图2的MPEG-2的non-intra项所示的、求出复原数据F”[v][u]的逆量子化公式。

如上所述，本发明的第一实施例的逆量子化电路包括，生成用于对量子化系数数据CD实施演算处理的第一乘法值M1的第一乘法值生成部10；生成用于对量子化系数数据CD实施演算处理的第二乘法值M2的第二乘法值生成部20；生成用于对量子化系数数据CD的演算处理的加法值OF的加法值生成部160；生成用于表示为了对量子化系数数据CD实施演算处理的比特移位量的移位量数据SF的移位量生成部180；将第一乘法值M1及第二乘法值M2与量子化系数数据CD相乘的乘法处理部140；将从乘法处理部140输出的输出数据MD加上加法值OF的加法处理部150；对从加法处理部150输出的输出数据AD根据移位量数据SF执行比特移位演算的移位处理部170。

而且，在乘法处理部140、加法处理部150及移位处理部170中的至少其中之一的演算处理部中，能够选择是否进行演算处理。并且，在第一乘法值生成部10、第二乘法值生成部20、加法值生成部160及移位量生成部180中的至少其中之一的生成部中，能够选择生成的值或数据(值)的生成方法。

因此，由于无需根据各编码方式分别设置逆量子化电路，而是可以根据各种编码方式选择各演算处理部的演算处理，构成具有灵活性的逆量子化电路，因此可提供能够用单一电路应对各种图像编码方式的具有通用性的逆量子化电路。

另外，在以上的说明中，说明了通过图1所示的包含功能块的逆量子化电路来进行逆量子化的一个实施例，但本发明并不特别限定于此。例如也可以是包含如下步骤的逆量子化方法：即，生成用于对量子化系数数据CD实施演算处理的第一乘法值M1的第一乘法值生成步骤；生成用于对量子化系数数据CD实施演算处理的第二乘法值M2的第二乘法值生成步骤；生成用于对量子化系数数据CD实施演算处理的加法值OF的加法值生成步骤；生成用于表示为了对量子化系数数据CD实施演算处理的比特移位量的移位量数据SF的移位量生成步骤；将第一乘法值M1及第二乘法值M2与量子化系数数据CD相乘的乘法处理步骤；将来自乘法处理步骤的输出数据MD加上加法值的加法处理步骤；对来自加法处理步骤的输出数据AD根据移位量数据SF执行比特移位演算的移位处理步骤。

而且，可以在乘法处理步骤、加法处理步骤及移位处理步骤中的至少其中之一的演算处理步骤，能够选择是否进行演算处理。并且，也可以在第一乘法值生成步骤、第二乘法值生成步骤、加法值生成步骤及移位量生成步骤中的至少其中之一的生成步骤，能够选择生成的值或数据的生成方法。

具体而言，可以采用这样的结构，即将执行这样的逆量子化方法的各步骤的程序存储到存储器等中，由例如像微处理器那样的CPU依次读取存储在存储器中的程序，并按照读取的程序执行处理。

(第二实施例)

图7是表示本发明的第二实施例中的逆量子化电路的结构的方框图。

如图7所示，本发明的第二实施例中的逆量子化电路与第一实施例相同，是对提供给输入端子13的系数数据CD实施各种演算处理，将原始的系数值复原，将复原后的系数值即复原数据RD向输出端子19输出的逆量子化电路。另外，本实施例的逆量子化电路，也实现了作为图像的编码方式而为公知的、以静止图像为对象的JPEG方式、以运动图像为对象的MPEG-1方式、MPEG-2方式、MPEG-4方式、H.263方式以及也称作MPEG-4AVC方式的H.264方式中的逆量子化电路。特别是，本实施例的逆量子化电路与第一实施例相比，谋求电路规模的进一步缩减，并谋求与上述的各种编码方式相适应。另外，在图7中，标注了与图1相同的符号的结构部件是相同的结构，省略其详细的说明。

图7中，在逆量子化电路中，系数数据CD被提供给输入端子13。本第二实施例所涉及的逆量子化电路，也对这样的系数数据CD，通过根据各种编码方式或其编码方式的编码类别选择性地实施演算处理，将以图像数据的块为单位的例如通过离散余弦变换求得的各频率成分的系数值复原。

图7所示的逆量子化电路包括用于进行对系数数据CD执行逆量子化的各种演算处理的演算处理部。逆量子化电路作为演算处理部包括，前处理部130、乘法处理部140、加法处理部150、移位处理部170及后处理部199。

前处理部130将系数数据变为两倍，并且执行适应死区的量子化的逆量子化。乘法处理部140对系数数据CD执行基于量子化比率的逆量子化，并对系数数据CD执行基于量子化矩阵的逆量子化。加法处理部150将系数数据CD加上指定的加法值。移位处理部170使系数数据CD比特移位指定的比特数的移位量。后处理部190对系数数据CD执行饱和处理及DCT失配控制处理。

另外，逆量子化电路还包括，第一乘法值生成部10、第二乘法值生成部20、加法值生成部160及移位量生成部180。第一乘法值生成部10生成用于在乘法处理部140中执行基于量子化比率的逆量子化的第一乘法值M1。第二乘法值生成部20生成用于在乘法处理部140中执行基于量子化矩阵的逆量子化的第二乘法值M2。加法值生成部160生成用于提供给加法处理部150的指定的加法值OF。移位量生成部180生成用于提供给移位处理部170的移位量数据SF。

另外，逆量子化电路还具有控制部100。控制部100输出用于指示前处理部130、乘法处理部140、加法处理部150、移位处理部170及后处理部199是否执行各自的演算处理的控制信息。

本发明的第二实施例中的逆量子化电路也与第一实施例相同，各演算处理部能够根据指示选择是否包含用于逆量子化的演算处理。即，在各演算处理部中，例如采用选择性地切换输出已演算处理数据和非演算处理数据的结构。另外，还能够选择例如进行比特移位的移位演算处理时的移位量的演算处理的内容。

此外，控制部100还输出向乘法值生成部10、乘法值生成部20、加法值生成部160及移位量生成部180指示生成的值或数据的生成方法的控制信息。

本发明的第二实施例中的逆量子化电路具有以上所述的基本结构，通过根据各种编码方式选择性地切换是否执行各演算处理部的演算处理或处理内容，从而实现能够用单一电路应对各种图像编码方式的具有通用性的逆量子化电路。特别是，本发明的第二实施例中的逆量子化电路既适应现有的各种编码方式，又实现了电路规模的缩减。以下对本发明的第二实施例中的逆量子化电路的详细结构进行说明。

如图7所示，提供给逆量子化电路的输入端子13的系数数据CD首先被提供给前处理部130。前处理部130具有，用于将系数数据CD变为两倍的两倍乘法器131，和用于执行适应由MPEG-1方式、MPEG-2方式、MPEG-4方式及H.263方式等所规定的死区的量子化方式的处理的加法器132。加法器132是为了适应死区的量子化方式而设置的。提供给前处理部130的系数数据CD被提供给两倍乘法器131，两倍乘法器131的输出数据被提供给加法器132的一输入端。另外，系数数据CD的符号比特被提供给加法器132的另一输入端。另外，加法器132的输出数据作为前处理部130的输出数据FD被提供给乘法处理部140。

另外，在前处理部130中，两倍乘法器131能够根据来自控制部100的控制信息CNT_F1切换控制是否执行乘以2的演算处理。另外，加法器132能够根据来自控制部100的控制信息CNT_F2切换控制是否执行对死区的量子化的处理。

根据这样的前处理部130的结构，例如使用控制信息CNT_F1及控制信息CNT_F2，由控制部100指示不执行各自的演算处理，则前处理部130，将提供给输入端子13的系数数据CD作为前处理部130的输出数据FD输出。

另外，例如相反地，使用控制信息CNT_F1及控制信息CNT_F2，由控制部100指示执行各自的演算处理，则前处理部130，将提供给输入端子13的系数数据CD变为两倍再执行对死区的量子化的处理所得的数据作为输出数据FD输出。

如上所述，前处理部130具有将系数数据CD变为两倍的演算处理功能，以及将与死区的范围相对应的值加到系数数据CD中的演算处理功能，并且具有能够分别选择是否将这些演算处理包含于演算对象中的结构。而且，前处理部130还具有在这些演算处理中，选择性地切换并输出已演算处理数据和非演算处理数据的结构。

另外，在前处理部130中，两倍乘法器131也可以采用例如1比特左移位电路等，来取代基于乘法器的两倍乘法处理，总之只要具有将系数数据CD变为两倍的演算处理功能即可。此外，还可以将两倍乘法器131设计为例如能够从外部设定倍数的乘法器或移位电路，适当地选择与处理相适应的倍数。另外，加法器132也可以采用将来自两倍乘法器131的数据加上指定值的电路等，来取代将来自两倍乘法器131的数据加上符号比特的处理，总之只要具有适应基于编码方式的死区的量子化的演算处理功能即可。

接下来，从前处理部130输出的输出数据FD，如图7所示，被提供给乘法处理部140。乘法处理部140采用与第一实施例相同的结构，具有第一乘法器141(以下酌情简称为“乘法器141”)及第二乘法器142(以下酌情简称为“乘法器142”)。乘法器141将来自前处理部130的输出数据FD乘以从第一乘法值生成部10(以下酌情简称为“乘法值生成部10”)提供的第一乘法值M1(以下酌情简称为“乘法值M1”)。乘法器142将从乘法器141输出的数据乘以从第二乘法值生成部20(以下酌情简称为“乘法值生成部20”)提供的第二乘法值M2(以下酌情简称为“乘法值M2”)。

另外，在乘法处理部140中，乘法器141能够根据来自控制部100的控制信息CNT_M1切换控制是否执行乘以乘法值M1的演算处理。另外，乘法器142能够根据来自控制部100的控制信息CNT_M2切换控制是否执行乘以乘法值M2的演算处理。根据这样的乘法处理部140的结构，例如使用控制信息CNT_M1及控制信息CNT_M2，由控制部100指示不执行各自的演算处理，则乘法处理部140，将来自前处理部130的输出数据FD作为乘法处理部140的输出数据MD输出。

另外，例如相反地，使用控制信息CNT_M1及控制信息CNT_M2，由控制部100指示执行各自的演算处理，则乘法处理部140，将来自前处理部130的输出数据FD乘以乘法值M1及乘法值M2所得的值的数据作为输出数据MD输出。

如上所述，乘法处理部140具有将系数数据CD乘以乘法值M1及乘法值M2的演算处理功能，并且具有在这样的乘法演算的处理中选择性地切换输出已演算处理数据和非演算处理数据的结构。

另外，在乘法处理部140中，也可以替代图7所示的输出数据FD首先乘以乘法值M1然后乘以乘法值M2的结构，而采用输出数据FD首先乘以乘法值M2然后乘以乘法值M1的结构。另外，乘法处理部140也可以采用将输出数据FD乘以乘法值M1与乘法值M2相乘所得的值的结构。

接下来，乘法值生成部10采用与第一实施例相同的结构，生成用于向上述的乘法处理部140提供的乘法值M1。乘法值生成部10主要生成在图像的编码方式中称为量子化比率的、表示为各宏块等块确定的量子化幅度的比率值。乘法值生成部10为了生成这样的比率值，如图7所示，具有用于生成比率值的比率值生成部110。比率值生成部110具有例如基于指定的变换规则变换提供给输入端子11的比率指数SCI的变换功能，输出指定的比率值。此外，乘法值生成部10具有比率处理部210，该比率处理部210通过对由比率值生成部110生成的比率值选择性地实施对应于各编码方式或编码方式中的编码类别的演算处理，输出乘法值M1。

接下来，乘法值生成部20也采用与第一实施例相同的结构，生成向上述的乘法处理部140提供的乘法值M2。乘法值生成部20主要生成在图像的编码方式中为每个频率设定了量子化幅度的称为量子化矩阵的矩阵值。因此，如图7所示，乘法值生成部20具有用于生成这样的矩阵值的矩阵值生成部120。

接下来，从乘法处理部140输出的输出数据MD，如图7所示，被提供给加法处理部150。加法处理部150也采用与第一实施例相同的结构，具有将来自乘法处理部140的输出数据MD加上从加法值生成部160提供的加法值OF的加法器151。

其次，加法值生成部160生成向上述的加法处理部150提供的加法值OF。加法值生成部160，在执行H.263方式及MPEG-4方式的逆量子化时，将用于DCT失配控制处理的加法处理的加法值作为上述的加法值OF输出，而在执行H.264方式的逆量子化时，将用于右移位的舍入处理的加法值作为上述的加法值OF输出。另外，加法值生成部160按照基于来自控制部100的控制信息CNT_AG的指示，选择性地输出这样的对应编码方式的加法值OF，提供给加法处理部150。如上所述，加法值生成部160生成用于对系数数据实施演算处理的加法值OF。

接下来，从加法处理部150输出的输出数据AD，如图7所示，被提供给移位处理部170。移位处理部170也采用与第一实施例相同的结构，具有移位演算器171，其根据从移位量生成部180提供的移位量数据SF，对来自加法处理部150的输出数据AD执行输出数据AD的比特移位。

其次，移位量生成部180也采用与第一实施例相同的结构，为了进行各编码方式中规定的比率调整，生成提供给上述的移位处理部170的表示移位量的移位量数据SF。

接下来，从移位处理部170输出的输出数据SD，如图7所示，被提供给后处理部199。后处理部199具有对来自移位处理部170的输出数据SD执行饱和处理的饱和处理部192，和执行DCT失配控制处理的DCT失配处理部193。另外，饱和处理部192能够根据来自控制部100的控制信息CNT_CL切换控制是否执行饱和处理，DCT失配处理部193能够根据来自控制部100的控制信息CNT_MS切换控制是否执行DCT失配控制处理。。

如上所述，在MPEG-1方式、MPEG-4方式及H.263方式中，规定在DCT失配控制处理之后执行饱和处理，在MPEG-2方式中，规定在饱和处理之后执行DCT失配控制处理。因此，在本实施例的逆量子化电路中，例如在对MPEG-1方式的系数数据CD执行逆量子化处理时，控制部100通过控制信息CNT_CL指示饱和处理部192执行饱和处理，并且通过控制信息CNT_MS指示DCT失配处理部193不执行DCT失配控制处理。此外，控制部100还通过控制信息CNT_AG，指示加法值生成部160输出用于DCT失配控制处理中的加法处理的加法值OF，通过控制信息CNT_AP指示加法处理部150加上加法值OF。

即，在MPEG-1方式中，对于intraDC以外的系数数据，其复原系数值为偶数时，减去系数数据的符号、即Sign(dct_zz[i])，因此加法值生成部160将反转系数数据的符号所得的值作为加法值OF输出。由此，在MPEG-1方式中，如所规定的那样，在DCT失配控制处理之后执行饱和处理。

另外，在对MPEG-2方式的系数数据CD执行逆量子化处理时，控制部100通过控制信息CNT_CL指示饱和处理部192执行饱和处理，并且通过控制信息CNT_MS指示DCT失配处理部193执行DCT失配控制处理。此外，控制部100还通过控制信息CNT_AP指示加法处理部150不加加法值OF。由此，在MPEG-2方式中，如所规定的那样，在饱和处理之后执行DCT失配控制处理。

在本实施例的逆量子化电路中，以上说明的演算处理根据各自的控制信息对应各编码方式而加以执行，从后处理部199向输出端子19输出具有复原的系数值的复原数据RD。

另外，在以下的说明中，假定如上所述，各演算处理部中的演算处理及各生成部中的值或数据的生成方法分别能够选择，但本发明并不特别限定于此。例如，可以采用根据对应的编码方式的种类，能够选择在乘法处理部140及移位处理部170中的至少其中之一的演算处理部中是否执行演算处理的结构，也可以采用能够选择在第一乘法值生成部10、第二乘法值生成部20及移位量生成部180中的至少其中之一的生成部中生成的值或数据的生成方法的结构。

以下对采用上述结构的本发明的第二实施例中的逆量子化电路的动作进行说明。

图8是表示在本发明的第二实施例的逆量子化电路中，可适应各逆量子化公式的演算处理的一览表的图。图8中，将图2至图4的各逆量子化公式归纳成一览，以便能够通过共通的演算处理加以实现。图8中，“系数”表示用于逆量子化的系数数据，“2”表示乘数2，“符号”是表示系数数据的正负的符号，表示利用了系数数据的符号的死区的量子化的处理等。另外，“行列”表示矩阵值，“比率”表示比率值，“加法值”表示逆量子化中的加法值，“移位”表示移位演算，“剪取”表示饱和处理，“DCT失配”表示DCT失配控制处理。另外，“标准化”表示在H.264方式中规定的标准化系数值。另外，“0”、“1”及“8”等数字表示该值表示的常数。此外，由“移位”、“剪取”及“DCT失配”指示的部位表示执行各自的处理，由箭头指示的部位表示不执行该处理。

特别是，在图8中用“符号”所表示的演算中，谋求对MPEG-1方式的Sign(dct_zz[i])、MPEG-2方式的Sign(QF[v][u])、和H.263及MPEG-4方式之1的加法演算所表示的死区的量子化的加法值进行加法演算处理的共通化。另外，在图8中的用“加法值”所示的演算中，谋求实现H.263方式及MPEG-4方式的DCT失配控制处理，与H.264方式的用于比率调整的右移位的舍入处理的共通化，以实现电路规模的削减。

这样，图2至图4的各编码方式的各逆量子化公式也能够通过如图8所示的共通的演算公式来表现。即，图7中说明的本发明的第二实施例中的逆量子化电路的结构，是实现图8中所示的共通的演算公式的电路，通过切换执行上述那样的基于控制信息的各演算处理，以适应各编码方式。本发明的第二实施例中的逆量子化电路通过谋求演算处理的共通化以进一步抑制电路规模增大。

以下，参照图2至图4、图7及图8，例举几个编码方式的例子来对本发明的第二实施例中的逆量子化电路的具体动作进行说明。

首先，来说明对以JPEG方式量子化的系数数据进行逆量子化的处理。例如在执行JPEG方式的逆量子化时，基于图8所示的演算结构，根据控制信息进行各演算处理的切换。即，在JPEG方式时，如图8所示，只将系数数据CD乘上来自矩阵值生成部120的矩阵值即可。因此，控制部100将如下的控制信息分别通知给各处理部及生成部。

例如，控制逆量子化电路的控制部100通过控制信息CNT_F1指示两倍乘法器131不执行两倍的演算处理。另外，控制部100通过控制信息CNT_F2指示加法器132不执行对死区的量子化的加法处理。另外，控制部100通过控制信息CNT_M1指示乘法器141不执行乘法处理。另外，控制部100通过控制信息CNT_M2指示乘法器142执行乘法处理。

另外，控制部100通过控制信息CNT_MX指示矩阵值生成部120输出矩阵值。另外，控制部100通过控制信息CNT_AP指示加法器151不执行加法处理。另外，控制部100通过控制信息CNT_SP指示移位演算器171不执行移位演算处理。另外，控制部100通过控制信息CNT_CL指示饱和处理部192不执行饱和处理。另外，控制部100通过控制信息CNT_MS指示DCT失配处理部193不执行DCT失配控制处理。

由此，从前处理部130输出与提供给输入端子13的系数数据CD相同值的输出数据FD，从乘法处理部140输出将系数数据CD的值乘上作为乘法值M2的矩阵值所得的值的输出数据MD。此外，从加法处理部150、移位处理部170及后处理部199也输出与输出数据MD相同值的数据。其结果是，从输出端子19输出将系数数据CD的值乘上作为乘法值M2的矩阵值所得的值的复原数据RD。这样，在图7的结构中，通过将如上所述的控制信息分别通知给各部，可实现图2的JPEG项所示的、将系数数据Sq_vu乘上矩阵值Q_vu而得到复原数据R_vu的逆量子化公式。

另外，在例如执行MPEG-2方式的逆量子化时，如图8所示，按系数数据的类别进行分类来执行逆量子化。

首先，来说明对以MPEG-2方式量子化的画面内编码的直流成分的系数数据进行逆量子化的处理。在提供给输出端子13的系数数据为MPEG-2方式的画面内编码的直流成分的系数数据时，如图8所示，只将系数数据乘上比率值即可。因此，控制部100将如下的控制信息分别通知给各演算处理部及生成部。

例如，控制部100通过控制信息CNT_F1指示两倍乘法器131不执行两倍的演算处理。另外，控制部100通过控制信息CNT_F2指示加法器132不执行对死区的量子化的加法处理。另外，控制部100通过控制信息CNT_M1指示乘法器141执行乘法处理。另外，控制部100通过控制信息CNT_M2指示乘法器142不执行乘法处理。

另外，控制部100通过控制信息CNT_SG指示比率值生成部110输出对应于由控制信息CNT_SC指定的比率指数SCI的比率值。另外，控制部100通过控制信息CNT_AP指示加法器151不执行加法处理。另外，控制部100通过控制信息CNT_SP指示移位演算器171不执行移位演算处理。另外，控制部100通过控制信息CNT_CL指示饱和处理部192执行饱和处理。通过控制信息CNT_MS指示DCT失配处理部193执行DCT失配控制处理。

由此，从前处理部130输出与提供给输入端子13的系数数据CD相同值的输出数据FD，从乘法处理部140输出将系数数据CD的值乘上作为乘法值M1的比率值所得的值的输出数据MD。此外，从加法处理部150及移位处理部170也输出与输出数据MD相同值的数据。其结果是，从移位处理部170输出将系数数据CD的值乘上比率值所得的值的输出数据SD。

此外，与第一实施例时相同，在后处理部199中，首先，饱和处理部192对输出数据SD执行饱和处理。接下来，DCT失配处理部193对从饱和处理部193提供的数据进行如下的处理：将提供的所有数据值相加，当其和为偶数时，变更最高频的成分、即系数[7][7]成分的值。这样，从后处理部199输出复原数据RD。

这样，在图7的结构中，通过将如上所述的控制信息分别通知给各部，可实现图2的MPEG-2的IntraDC项所示的、将系数数据QF[0][0]乘上比率值intra_dc_mult而得到复原数据F”[0][0]的逆量子化公式。

接下来，来说明对以MPEG-2方式量子化的画面内编码的交流成分的系数数据进行逆量子化的处理。在提供给输出端子13的系数数据为MPEG-2方式的画面内编码的交流成分的系数数据时，如图8所示，将系数数据乘上常数“2”、以“比率”表示的比率值及以“行列”表示的矩阵值，再执行以“移位”表示的移位演算即可。因此，控制部100将如下的控制信息分别通知给各演算处理部及生成部。

例如，控制部100通过控制信息CNT_F1指示两倍乘法器131执行两倍的演算处理。另外，控制部100通过控制信息CNT_F2指示加法器132不执行对死区的量子化的加法处理。另外，控制部100通过控制信息CNT_M1指示乘法器141执行乘法处理。另外，控制部100通过控制信息CNT_M2指示乘法器142执行乘法处理。

另外，控制部100通过控制信息CNT_SG指示比率值生成部110选择来自存储有对应于由控制信息CNT_SC指定的比率指数SCI的比率值的比率表的输出值。另外，控制部100通过控制信息CNT_SP指示比率处理部210选择从比率值生成部110输出的比率值。由此，比率值作为乘法值M1被提供给被指示执行乘法处理的乘法器141。

另外，控制部100通过控制信息CNT_MX指示矩阵值生成部120输出对应于提供给输入端子12的矩阵数据MXD的矩阵值。另外，控制部100通过控制信息CNT_AP指示加法器151不执行加法处理。另外，控制部100通过控制信息CNT_SP指示移位演算器171执行移位演算处理。另外，控制部100通过控制信息CNT_SG指示移位量生成部180输出相当于对应1/32的5比特的右移位的移位量数据SF。另外，控制部100通过控制信息CNT_CL指示饱和处理部192执行饱和处理。另外，控制部100通过控制信息CNT_MS指示DCT失配处理部193执行DCT失配控制处理。

由此，从前处理部130输出将提供给输入端子13的系数数据CD变为两倍所得到的输出数据FD。另外，从乘法处理部140输出将系数数据CD变为两倍、再乘上比率值及矩阵值所得的输出数据MD。此外，从加法处理部150输出与输出数据MD相同值的输出数据AD。移位处理部170，将使系数数据CD变为两倍、再乘上比率值及矩阵值所得的值向右移位5比特、即除以32所得的值作为输出数据SD输出。其结果是，从移位处理部170输出将系数数据CD变为两倍、再乘上比率值及矩阵值、并除以32所得的输出数据SD。

此外，与第一实施例时相同，在后处理部199中，首先，饱和处理部192对输出数据SD执行饱和处理。接下来，DCT失配处理部193对从饱和处理部193提供的数据进行如下的处理：将所提供的所有数据值相加，当其和为偶数时，变更最高频的成分、即系数[7][7]成分的值。这样，从后处理部199输出复原数据RD。

这样，在图7的结构中，如上所述的控制信息被分别通知给各部。因此，通过将系数数据QF[v][u]乘上常数“2”、矩阵值W[w][v][u]及比率值quantizer_scale，并除以32，可实现图2的MPEG-2的IntraAC项所示的、求得复原数据F”[v][u]的逆量子化公式。

接下来，来说明对以MPEG-2方式量子化的画面间编码的系数数据进行逆量子化的处理。当提供给输出端子13的系数数据为MPEG-2方式的画面间编码的系数数据时，如图8所示，可以将系数数据乘上常数“2”并实施用“符号”表示的对死区的量子化的加法处理，将得到的数据值乘上用“比率”表示的比率值及用“行列”表示的矩阵值，再执行用“移位”表示的移位演算，再执行用“剪取”表示的饱和处理及用“DCT失配”表示的DCT失配控制处理。因此，控制部100将如下的控制信息分别通知给各演算处理部及生成部。

例如，控制部100通过控制信息CNT_F1指示两倍乘法器131执行两倍的演算处理。另外，控制部100通过控制信息CNT_F2指示加法器132执行对死区的量子化的加法值的加法处理。另外，控制部100通过控制信息CNT_M1指示乘法器141执行乘法处理。另外，控制部100通过控制信息CNT_M2指示乘法器142执行乘法处理。

另外，控制部100通过控制信息CNT_SG指示比率值生成部110选择来自比率表的输出值，该比率表存储有对应于由控制信息CNT_SC指定的比率指数SCI的比率值。另外，控制部100通过控制信息CNT_SP指示比率处理部210选择从比率值生成部110输出的比率值。由此，比率值作为乘法值M1被提供给被指示执行乘法处理的乘法器141。

另外，控制部100通过控制信息CNT_MX指示矩阵值生成部120输出对应于提供给输入端子12的矩阵数据MXD的矩阵值。另外，控制部100通过控制信息CNT_AP指示加法器151不执行加法处理。

另外，控制部100通过控制信息CNT_SP指示移位演算器171执行移位演算处理。另外，控制部100通过控制信息CNT_SG指示移位量生成部180输出相当于对应1/32的5比特的右移位的移位量数据SF。另外，控制部100通过控制信息CNT_CL指示饱和处理部192执行饱和处理。另外，控制部100通过控制信息CNT_MS指示DCT失配处理部193执行DCT失配控制处理。

由此，从前处理部130输出将提供给输入端子13的系数数据CD变为两倍、再实施适应死区的量子化的逆量子化所得到的输出数据FD。另外，从乘法处理部140输出将来自前处理部130的输出数据FD乘上比率值及矩阵值所得的输出数据MD。此外，从加法处理部150输出与输出数据MD相等的输出数据AD。从移位处理部170输出使来自加法处理部150的输出数据AD向右移位5比特、即除以32所得的输出数据SD。此外，从后处理部199输出对来自移位处理部170的输出数据SD实施了饱和处理及DCT失配控制处理所得的数据。

这样，在图7的结构中，如上所述的控制信息被分别通知给各部。因此，通过将系数数据QF[v][u]乘上常数“2”再加上系数数据的符号Sign(QF[v][u])所得到的值(2×QF[v][u]+Sign(QF[v][u]))，乘上比率值quantizer_scale及矩阵值W[w][m][n]，并除以32，可实现图2的MPEG-2的non-intra项所示的、求得复原数据F”[v][u]的逆量子化公式。

如上所述，本发明的第二实施例的逆量子化电路包括，生成用于对量子化系数数据CD实施演算处理的第一乘法值M1的第一乘法值生成部10；生成用于对量子化系数数据CD实施演算处理的第二乘法值M2的第二乘法值生成部20；生成用于表示为了对量子化系数数据CD实施演算处理的比特移位量的移位量数据SF的移位量生成部180；将第一乘法值M1及第二乘法值M2与量子化系数数据CD相乘的乘法处理部140；对从乘法处理部140输出的输出数据MD根据移位量数据SF执行比特移位演算的移位处理部170。

而且，在乘法处理部140及移位处理部170中的至少其中之一的演算处理部中，能够选择是否进行演算处理。并且，在第一乘法值生成部10、第二乘法值生成部20及移位量生成部180中的至少其中之一的生成部中，能够选择生成的值或数据的生成方法。

因此，由于无需根据各编码方式分别设置逆量子化电路，而是可以根据各种编码方式选择各演算处理部的演算处理，构成具有灵活性的逆量子化电路，因此可提供能够用单一电路应对各种图像编码方式的具有通用性的逆量子化电路。

另外，在以上的说明中，说明了通过图7所示的包含功能块的逆量子化电路来进行逆量子化的一个实施例，但本发明并不特别限定于此。例如也可以是一种逆量子化方法，该逆量子化方法包括，生成用于对量子化系数数据CD实施演算处理的第一乘法值M1的第一乘法值生成步骤；生成用于对量子化系数数据CD实施演算处理的第二乘法值M2的第二乘法值生成步骤；生成用于表示为了对量子化系数数据CD实施演算处理的比特移位量的移位量数据SF的移位量生成步骤；将第一乘法值M1及第二乘法值M2与量子化系数数据CD相乘的乘法处理步骤；对来自乘法处理步骤的输出数据MD根据移位量数据SF执行比特移位演算的移位处理步骤。

而且，还可以是，在乘法处理步骤及移位处理步骤中的至少其中之一的演算处理步骤中，能够选择是否进行演算处理。并且，还可以是，在第一乘法值生成步骤、第二乘法值生成步骤及移位量生成步骤中的至少其中之一的生成步骤中，能够选择生成的值或数据的生成方法。

具体而言，可以采用这样的结构，即将执行这样的逆量子化方法的各步骤的程序存储到存储器等中，例如，微处理器这样的CPU依次读取存储在存储器中的程序，并按照读取的程序执行处理。

以下，对第一实施例中的逆量子化电路与第二实施例中的逆量子化电路的区别进行说明。第一实施例中的逆量子化电路为重视通用性的结构，第二实施例中的逆量子化电路为重视电路规模的缩小的结构。

作为其一例，在图8中，画面间编码的MPEG-1方式中的DCT失配控制处理，与H.264方式中的舍入处理以相同的演算项(图8中所示“加法值”)来表示。这样，在以相同的演算项表示DCT失配控制处理与舍入处理的情况下，会在将来的新编码方式中，出现包含DCT失配控制处理与舍入处理两个要素的标准时，难以对应。因此，在图5所示的演算结构中，将DCT失配控制处理与舍入处理作为各自的演算项来表示。这样，在第一实施例中，由于不会让一个演算处理部执行多种演算处理，从而可实现具有更高通用性的逆量子化电路。

此外，作为另一个例子，在图8所示的演算结构中，用于带死区的量子化的偏移(用“符号”表示的演算项)与量子化比率值和量子化矩阵关联，独立性变低。而在图5所示的演算结构中，量子化比率值(乘法值M1)与用于带死区的量子化的偏移(加法值OF)分开表示。所谓带死区的量子化，是将零附近的值舍入为零的处理，将什么范围的值舍入为零、即加上怎样的偏移随编码方式而异。因此，在第一实施例中，通过将各演算项的依存关系降至最低，各演算处理独立地受到控制，从而可实现具有更高通用性的逆量子化电路。

作为又一个例子，图7所示的第二实施例中的逆量子化电路具有将系数数据变为两倍的两倍乘法器131。该两倍乘法器131被设置以便调整量子化比率的值，或调整量子化比率与用于带死区的量子化的偏移的关系，但将来可能会出现将系数数据乘上2以外的数值的编码方式。因此，在第一实施例中的逆量子化电路中，通过图6所示的演算部211进行将该系数数据变为两倍的演算。在此，演算部211所乘的值并非固定，而是根据编码方式可以变更。因此，在第一实施例中，由于有调整余地的参数未被固定，从而可实现具有更高通用性的逆量子化电路。

如上所述，第一实施例中的逆量子化电路具有更高的通用性。

(第三实施例)

图9是表示本发明的第三实施例所涉及的图像再生装置的结构的方框图。另外，图像再生装置例如包含个人计算机、机顶盒、光盘录音器、光盘播放器、电视、便携式信息终端装置以及移动电话。

图9所示的图像再生装置300包括编码流取得部301、量子化系数数据提取部302、逆量子化电路303、图像数据变换部304以及输出部305。

编码流取得部301取得编码流。另外，编码流取得部301或者通过网络取得编码流，或者通过读取DVD、Blu-ray盘等光盘来取得编码流，或者通过天线从播放电波取得编码流。

量子化系数数据提取部302从由编码流取得部301取得的编码流中，提取对通过根据编码方式变换图像数据所求得的各频率的系数值进行了量子化的量子化系数数据。

逆量子化电路303是在第一实施例或第二实施例中描述的任一逆量子化电路。逆量子化电路303对由量子化系数数据提取部302提取的量子化系数数据，通过实施演算处理来进行逆量子化，将系数值复原。

图像数据变换部304将由逆量子化电路303复原的系数值变换为图像数据。输出部305将由图像数据变换部304变换的图像数据输出到监视器310。监视器310显示由输出部305输出的图像数据。

由于图像再生装置300搭载第一实施例或第二实施例所述的任一逆量子化电路，所以本实施例中的图像再生装置300能够通过单一电路进行适应各种编码方式的逆量子化。

上述的具体实施方式中主要包含具有以下结构的发明。

本发明所提供的逆量子化电路，通过对根据编码方式变换图像数据求得的各频率的系数值进行了量子化的量子化系数数据实施演算处理来进行逆量子化，从而将上述系数值复原，包括，生成用于对上述量子化系数数据实施上述演算处理的第一乘法值的第一乘法值生成部；生成用于对上述量子化系数数据实施上述演算处理的第二乘法值的第二乘法值生成部；生成用于表示为了对上述量子化系数数据实施上述演算处理的比特移位量的移位量数据的移位量生成部；将由上述第一乘法值生成部生成的上述第一乘法值及由上述第二乘法值生成部生成的上述第二乘法值与上述量子化系数数据相乘的乘法处理部；根据由上述移位量生成部生成的上述移位量数据，对从上述乘法处理部输出的数据执行比特移位演算的移位处理部，上述乘法处理部及上述移位处理部中的至少其中之一，根据上述编码方式决定是否执行上述演算处理，及/或上述第一乘法值生成部、上述第二乘法值生成部及上述移位量生成部中的至少其中之一，根据上述编码方式决定生成的值或值的生成方法。

根据该结构，通过第一乘法值生成部生成用于对量子化系数数据实施演算处理的第一乘法值，通过第二乘法值生成部生成用于对量子化系数数据实施演算处理的第二乘法值，通过移位量生成部生成用于表示为了对量子化系数数据实施演算处理的比特移位量的移位量数据。并且，通过乘法处理部，将第一乘法值及第二乘法值与量子化系数数据相乘，通过移位处理部，根据移位量数据对从乘法处理部输出的数据执行比特移位演算。在乘法处理部及移位处理部中的至少其中之一，根据编码方式决定是否执行演算处理。并且，在第一乘法值生成部、第二乘法值生成部及移位量生成部中的至少其中之一，根据编码方式决定生成的值或值的生成方法。

因此，由于是否执行演算处理、及生成的值或值的生成方法根据编码方式来决定，因此能够通过单一电路进行适应各种编码方式的逆量子化，从而能够实现电路规模的缩减，并且在新的编码方式被提出时也能够迅速地应对。另外，无需重新设计用于执行解码处理的LSI等，能够提供具有通用性的逆量子化电路。

另外，较为理想的是，在上述逆量子化电路中还包括，生成用于对上述量子化系数数据实施上述演算处理的加法值的加法值生成部；将由上述加法值生成部生成的上述加法值加在从上述乘法处理部输出的数据上的加法处理部，其中，上述移位处理部根据由上述移位量生成部生成的上述移位量数据，对从上述加法处理部输出的数据执行比特移位演算，上述乘法处理部、上述加法处理部及上述移位处理部中的至少其中之一，根据编码方式决定是否执行上述演算处理，及/或上述第一乘法值生成部、上述第二乘法值生成部、上述加法值生成部及上述移位量生成部中的至少其中之一，根据编码方式决定生成的值或值的生成方法。

根据该结构，通过加法值生成部生成用于对量子化系数数据实施演算处理的加法值；通过加法处理部，生成的加法值被加在从乘法处理部输出的数据上。并且，通过移位处理部，根据由移位量生成部生成的移位量数据，对从加法处理部输出的数据执行比特移位演算。在乘法处理部、加法处理部及移位处理部中的至少其中之一，根据编码方式决定是否执行演算处理。并且，在第一乘法值生成部、第二乘法值生成部、加法值生成部及移位量生成部中的至少其中之一，根据编码方式决定生成的值或值的生成方法。

因此，能够实施将加法值加在从乘法处理部输出的数据上的演算处理，进而可通过单一电路进行适应各种编码方式的逆量子化。

此外，较为理想的是，在上述逆量子化电路中，上述第一乘法值生成部生成包含表示量子化幅度的量子化比率值的上述第一乘法值，上述第二乘法值生成部生成包含表示各频率的量子化幅度的量子化矩阵值的上述第二乘法值。

根据该结构，通过上述第一乘法值生成部，包含表示量子化幅度的量子化比率值的第一乘法值得以生成，通过第二乘法值生成部，包含表示各频率的量子化幅度的量子化矩阵值的第二乘法值得以生成。因此，能够执行乘上表示量子化幅度的量子化比率值的演算处理，并且能够执行乘上表示各频率的量子化幅度的量子化矩阵值的演算处理。

此外，较为理想的是，在上述逆量子化电路中，上述第一乘法值生成部包含生成上述量子化比率值的比率值生成部，和对上述量子化比率值实施演算处理、并且将上述量子化比率值及通过上述演算处理得到的值中的其中之一作为上述第一乘法值输出的比率处理部，上述第二乘法值生成部包含，生成各频率的上述量子化矩阵值，将生成的上述量子化矩阵值作为上述第二乘法值输出的矩阵值生成部。

根据该结构，通过比率值生成部生成量子化比率值，通过比率处理部，对量子化比率值实施演算处理，并且量子化比率值及通过演算处理得到的值中的其中之一作为第一乘法值而被输出。另外，通过矩阵值生成部生成各频率的量子化矩阵量，生成的量子化矩阵值作为第二乘法值而被输出。

因此，能够生成量子化比率值，对生成的量子化比率值实施演算处理，能够将量子化比率值及通过演算处理得到的值中的其中之一作为第一乘法值输出。另外，能够生成各频率的量子化矩阵量，将生成的量子化矩阵值作为第二乘法值输出。

另外，较为理想的是，在上述逆量子化电路中，上述比率处理部将上述量子化比率值、通过演算处理上述量子化比率值得到的值以及指定的常数值中的其中之一作为上述第一乘法值输出，上述矩阵值生成部将各频率的上述量子化矩阵值以及指定的常数值中的其中之一作为上述第二乘法值输出。

根据该结构，量子化比率值、通过演算处理量子化比率值得到的值以及指定的常数值的其中其中之一作为第一乘法值而被输出，各频率的量子化矩阵值以及指定的常数值中的其中之一作为第二乘法值而被输出。

因此，能够实施乘上量子化比率值、通过演算处理量子化比率值得到的值以及指定的常数值中的其中之一的演算处理，并且能够实施乘上量子化矩阵值以及指定的常数值中的其中之一的演算处理，进而能够通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述加法值生成部包含乘法器和选择器，其中，所述乘法器将由上述比率值生成部生成的上述量子化比率值与由上述矩阵值生成部生成的上述量子化矩阵值相乘，所述选择器选择上述量子化比率值、上述量子化矩阵值、以及通过将上述量子化比率值与上述量子化矩阵值相乘得到的值中的其中之一，将选择的值作为上述加法值提供给上述加法处理部。

根据该结构，通过乘法器，由比率值生成部生成的量子化比率值与由矩阵值生成部生成的量子化矩阵值相乘。而且，通过选择部，量子化比率值、量子化矩阵值、及通过将量子化比率值与量子化矩阵值相乘得到的值中的其中之一被选择，选择的值作为加法值被提供给加法处理部。

因此，能够实施加上量子化比率值、量子化矩阵值、及通过将量子化比率值和量子化矩阵值相乘得到的值中的其中之一的演算处理，进而能够通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述选择部选择上述量子化比率值、上述量子化矩阵值、通过将上述量子化比率值与上述量子化矩阵值相乘得到的值、以及指定的常数值中的其中之一，将选择的值作为上述加法值提供给上述加法处理部。

根据该结构，量子化比率值、量子化矩阵值、通过将量子化比率值与量子化矩阵值相乘得到的值及指定的常数值中的其中之一被选择，选择的值作为加法值被提供给加法处理部。

因此，能够实施加上量子化矩阵值、通过将量子化比率值和量子化矩阵值相乘得到的值及指定的常数值中的其中之一的演算处理，进而能够通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述比率值生成部包含将所提供的数据变换为量子化比率值的一种或多种比率变换部。

根据该结构，通过一种或多种比率变换部，所提供的数据被变换为量子化比率值，因此能够根据编码方式改变比率变换部的变换内容。

另外，较为理想的是，在上述逆量子化电路中，上述比率值生成部包含，将所提供的数据变换为量子化比率值的一种或多种第一比率变换部，进一步变换由上述比率变换部变换的量子化比率值的第二比率变换部，选择由上述第一比率变换部变换的量子化比率值和由上述第二比率变换部进一步变换的量子化比率值中的其中之一，将选择的量子化比率值向上述比率处理部输出的选择部。

根据该结构，通过一种或多种第一比率变换部，所提供的数据被变换为量子化比率值，通过第二比率变换部，由第一比率变换部变换的量子化比率值被进一步变换。而且，通过选择部，由第一比率变换部变换的量子化比率值和由第二比率变换部进一步变换的量子化比率值中的其中之一被选择，选择的量子化比率值被输出至比率处理部。

因此，能够实施使用由第一比率变换部变换的量子化比率值和由第二比率变换部进一步变换的量子化比率值中的其中之一的演算处理，进而能够通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述比率处理部包含，对由上述比率值生成部生成的上述量子化比率值实施演算处理的演算部，和选择由上述比率值生成部生成的上述量子化比率值、由上述演算部实施了演算处理的量子化比率值、以及指定的常数值中的其中之一，将选择的值作为上述第一乘法值输出的选择部。

根据该结构，通过演算部，对由比率值生成部生成的量子化比率值实施演算处理，通过选择部，由比率值生成部生成的量子化比率值、由演算部实施了演算处理的量子化比率值、以及指定的常数值中的其中之一被选择，选择的值作为第一乘法值被输出。

因此，能够实施使用量子化比率值、被实施了演算处理的量子化比率值以及指定的常数值中的其中之一的演算处理，进而能够通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述比率处理部的上述选择部根据上述量子化系数数据的种类，选择由上述比率值生成部生成的上述量子化比率值、由上述演算部实施了演算处理的量子化比率值以及指定的常数值中的其中之一。

根据该结构，根据量子化系数数据的种类，由比率值生成部生成的量子化比率值、由演算部实施了演算处理的量子化比率值以及指定的常数值中的其中之一被加以选择。从而能够根据量子化系数数据的种类改变选择的值，能够进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述移位量生成部包含将从上述比率值生成部的上述比率变换部输出的上述量子化比率值变换为上述移位量数据的移位量变换部。

根据该结构，由于通过移位量变换部，从比率值生成部的比率变换部输出的量子化比率值被变换为移位量数据，因此能够从量子化比率值生成移位量数据。

另外，较为理想的是，在上述逆量子化电路中，上述移位量生成部还包含选择部，该选择部选择由上述移位量变换部变换的上述移位量数据和指定的常数值中的其中之一作为上述移位量数据，将选择的上述移位量数据提供给上述移位处理部。

根据该结构，由移位量变换部变换的移位量数据和指定的常数值中的其中之一被作为移位量数据而选择，选择的移位量数据被提供给移位处理部。因此，能够使用由移位量变换部变换的移位量数据和指定的常数值中的其中之一来执行比特移位处理，进而能够通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述移位量生成部的选择部根据量子化系数数据的种类，选择由上述移位量变换部变换的上述移位量数据和指定的常数值中的其中之一。

根据该结构，由于根据量子化系数数据的种类，由移位量变换部变换的移位量数据和指定的常数值中的其中之一被选择，因此能够根据量子化系数数据的种类改变比特移位演算中使用的值，能够进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述移位量生成部还包含加法器，该加法器将由上述移位量变换部变换的上述移位量数据加上移位加法值得到的值作为移位量数据提供给上述移位处理部。

根据该结构，通过加法器，由移位量变换部变换的移位量数据加上移位加法值所得的值作为移位量数据被提供给移位处理部。因此，能够实施将移位加法值加在移位量数据中的演算处理，进而可通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述加法器将根据量子化系数数据的种类选择的移位加法值，加在由上述移位量变换部变换的上述移位量数据中。

根据该结构，由于根据量子化系数数据的种类选择的移位加法值被加在由移位量变换部变换的移位量数据中，因此能够根据量子化系数数据的种类改变加在移位量数据中的移位加法值，能够进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述移位处理部对从上述加法处理部输出的数据，执行比特移位与由上述移位量生成部生成的上述移位量数据相适应的比特数的比特移位演算。

根据该结构，对从加法处理部输出的数据，执行比特移位与由移位量生成部生成的移位量数据相适应的比特数的比特移位演算。因此，能够对从加法处理部输出的数据，执行比特移位与移位量数据相适应的比特数的比特移位演算。

另外，较为理想的是，在上述逆量子化电路中，上述乘法处理部选择将上述量子化系数数据乘上上述第一乘法值得到的值、将上述量子化系数数据乘上上述第二乘法值得到的值、及将上述量子化系数数据乘上上述第一乘法值和上述第二乘法值得到的值中的其中之一，将选择的值作为输出数据提供给上述加法处理部。

根据该结构，量子化系数数据乘上第一乘法值得到的值、量子化系数数据乘上第二乘法值得到的值、及量子化系数数据乘上第一乘法值和第二乘法值得到的值中的其中之一被选择，选择的值作为输出数据被提供给加法处理部。

因此，能够将量子化系数数据乘上第一乘法值得到的值、量子化系数数据乘以第二乘法值得到的值、及量子化系数数据乘以第一乘法值和第二乘法值得到的值中的其中之一提供给加法处理部，进而可通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述乘法处理部中的选择功能根据量子化系数数据的种类，选择上述量子化系数数据乘以上述第一乘法值得到的值、上述量子化系数数据乘以上述第二乘法值得到的值、及上述量子化系数数据乘以上述第一乘法值和上述第二乘法值得到的值中的其中之一。

根据该结构，根据量子化系数数据的种类，量子化系数数据乘以第一乘法值得到的值、量子化系数数据乘以第二乘法值得到的值、及量子化系数数据乘以第一乘法值和第二乘法值得到的值中的其中之一被选择。因此，能够根据量子化系数数据的种类改变从乘法处理部输出的值，能够进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述加法处理部选择从上述乘法处理部提供的数据的值、及通过将从上述乘法处理部提供的数据加上由上述加法值生成部生成的上述加法值得到的值中的其中之一，将选择的值作为输出数据提供给上述移位处理部。

根据该结构，从乘法处理部提供的数据的值、及通过将从乘法处理部提供的数据加上由加法值生成部生成的加法值得到的值中的其中之一被选择，选择的值作为输出数据被提供给移位处理部。

因此，能够将从乘法处理部提供的数据的值、及通过将从乘法处理部提供的数据加上由加法值生成部生成的加法值得到的值中的其中之一提供给移位处理部，进而可通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述移位处理部选择从上述加法处理部提供的数据的值、及通过上述比特移位演算得到的值中的其中之一，将选择的值作为输出数据输出。

根据该结构，通过移位处理部，从加法处理部提供的数据的值、及通过比特移位演算得到的值中的其中之一被选择，选择的值作为输出数据被输出。

因此，能够从移位处理部输出从加法处理部提供的数据的值、及通过比特移位演算得到的值中的其中之一，进而可通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，还包括舍入处理部，通过将与由上述移位量生成部生成的上述移位量数据相适应的值加在来自从上述加法处理部输出的数据中进行舍入处理，选择性地切换已进行上述舍入处理的已处理数据和没有进行上述舍入处理的非处理数据，并输送到上述移位处理部。

根据该结构，通过舍入处理部，将与由移位量生成部生成的移位量数据相适应的值加在来自加法处理部的输出数据中并进行舍入处理，选择性地切换已进行舍入处理的已处理数据和没有进行舍入处理的非处理数据并输出到移位处理部。因此，能够进行适应进行舍入处理的编码方式的逆量子化，进而可通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述舍入处理部仅在上述移位处理部中的比特移位演算为向右方向的移位时，通过将从上述加法处理部输出的数据加上与由上述移位量生成部生成的上述移位量数据相适应的值，来执行上述舍入处理。

根据该结构，仅在移位处理部中的比特移位演算为向右方向的移位时，通过将与由移位量生成部生成的移位量数据相适应的值加到从加法处理部输出的数据中，来执行舍入处理。因此，由于仅在比特移位演算为向右方向的移位时，舍入处理予以执行，因此能够进行适应向右方向移位比特的编码方式的逆量子化，进而可通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，还包括后处理部，其具有对从上述移位处理部输出的数据执行离散余弦变换失配控制处理的演算处理功能，和对从上述移位处理部输出的数据执行剪取范围为可设定的饱和处理的演算处理功能，在上述离散余弦变换失配控制处理及上述饱和处理中，选择性地切换输出各已处理数据和非处理数据。

根据该结构，在对从移位处理部输出的数据执行离散余弦变换失配控制处理的演算处理功能，和对从移位处理部输出的数据执行剪取范围为可设定的饱和处理的演算处理功能中，各已处理数据和非处理数据被选择性地切换输出。

因此，由于已执行离散余弦变换失配控制处理的已处理数据和没有执行离散余弦变换失配控制处理的非处理数据被选择性地输出，已执行饱和处理的已处理数据和没有执行饱和处理的非处理数据被选择性地输出，因此能够执行适应执行离散余弦变换失配控制处理的编码方式及执行饱和处理的编码方式的逆量子化，进而可通过单一电路进行适应各种编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，上述后处理部能够设定执行上述离散余弦变换失配控制处理的条件。根据该结构，能够根据编码方式设定执行离散余弦变换失配控制处理的条件。

另外，较为理想的是，在上述逆量子化电路中，上述后处理部能够根据上述量子化系数数据的种类，控制是否执行上述离散余弦变换失配控制处理。根据该结构，能够根据量子化系数数据的种类，控制是否执行上述离散余弦变换失配控制处理。

另外，较为理想的是，在上述逆量子化电路中，上述后处理部能够控制上述离散余弦变换失配控制处理的演算内容。根据该结构，能够控制离散余弦变换失配控制处理的演算内容。

另外，较为理想的是，在上述逆量子化电路中，上述后处理部在上述饱和处理之前或之后执行离散余弦变换失配控制处理。根据该结构，由于在饱和处理之前或之后执行离散余弦变换失配控制处理，因此能够进行适应在饱和处理之前执行离散余弦变换失配控制处理的编码方式、及在饱和处理之后执行离散余弦变换失配控制处理的编码方式的逆量子化。

另外，较为理想的是，在上述逆量子化电路中，还包括前处理部，其具有将上述量子化系数数据整数倍的演算处理功能，和将上述量子化系数数据加上与死区相对应的加法值的演算处理功能，在将上述量子化系数数据整数倍的演算处理及将上述量子化系数数据加上上述加法值的演算处理中，选择性地切换输出各已演算处理数据和非演算处理数据。

根据该结构，在将量子化系数数据整数倍的演算处理功能，和将量子化系数数据加上与死区相对应的加法值的演算处理功能中，各已演算处理数据和非演算处理数据被选择性地切换输出。

因此，由于已将量子化系数数据整数倍的已演算处理数据和没有将量子化系数数据整数倍的非演算处理数据被选择性地输出，已将量子化系数数据加上与死区相对应的加法值的已演算处理数据和没有将量子化系数数据加上与死区相对应的加法值的非演算处理数据被选择性地输出，因此能够执行适应将量子化系数数据整数倍的编码方式，以及将量子化系数数据加上与死区相对应的加法值的编码方式的逆量子化，进而可通过单一电路进行适应各种编码方式的逆量子化。

本发明所提供的逆量子化方法，是通过对根据编码方式变换图像数据求得的各频率的系数值进行了量子化的量子化系数数据实施演算处理来进行逆量子化，从而将上述系数值复原的逆量子化方法，包括，生成用于对上述量子化系数数据实施上述演算处理的第一乘法值的第一乘法值生成步骤；生成用于对上述量子化系数数据实施上述演算处理的第二乘法值的第二乘法值生成步骤；生成用于表示为了对上述量子化系数数据实施上述演算处理的比特移位量的移位量数据的移位量生成步骤；将在上述第一乘法值生成步骤中生成的上述第一乘法值及在上述第二乘法值生成步骤中生成的上述第二乘法值与上述量子化系数数据相乘的乘法处理步骤；根据在上述移位量生成步骤中生成的上述移位量数据，对在上述乘法处理步骤中输出的数据执行比特移位演算的移位处理步骤，在上述乘法处理步骤及上述移位处理步骤中的至少其中之一，根据上述编码方式决定是否执行上述演算处理，及/或，在上述第一乘法值生成步骤、上述第二乘法值生成步骤及上述移位量生成步骤中的至少其中之一，根据上述编码方式决定上述生成的值或值的生成方法。

根据该结构，在第一乘法值生成步骤中，生成用于对量子化系数数据实施演算处理的第一乘法值，在第二乘法值生成步骤中，生成用于对量子化系数数据实施演算处理的第二乘法值，在移位量生成步骤中，生成用于表示为了对量子化系数数据实施演算处理的比特移位量的移位量数据。并且，在乘法处理步骤中，将第一乘法值及第二乘法值与量子化系数数据相乘，在移位处理步骤中，根据移位量数据对从乘法处理部输出的数据执行比特移位演算。在乘法处理步骤及移位处理步骤中的至少其中之一，根据编码方式决定是否执行演算处理。并且，在第一乘法值生成步骤、第二乘法值生成步骤及移位量生成步骤中的至少其中之一，根据编码方式决定生成的值或值的生成方法。

因此，由于是否执行演算处理、及生成的值或值的生成方法根据编码方式来决定，因此可通过单一电路进行适应各种编码方式的逆量子化，从而能够实现电路规模的缩减，并且在新的编码方式被提出时也能够迅速地应对。另外，无需重新设计用于执行解码处理的LSI等，能够提供具有通用性的逆量子化方式。

本发明所提供的图像再生装置包括，取得量子化系数数据的量子化系数数据取得部；通过将由上述量子化系数数据取得部取得的量子化系数数据进行逆量子化而将系数值复原的上述逆量子化电路；将通过上述逆量子化电路而被复原的系数值变换为图像数据的变换部；输出由上述变换部变换的图像数据的输出部。

根据该结构，量子化系数数据取得部取得量子化系数数据；逆量子化电路通过对由量子化系数数据取得部取得的量子化系数数据进行逆量子化，将系数值复原。并且，变换部将通过逆量子化电路而被复原的系数值变换为图像数据；输出部将通过变换部而被变换的图像数据输出。

因此，可将上述的逆量子化电路应用于例如个人计算机、机顶盒、便携式信息终端装置以及移动电话等的图像再生装置。

产业上的利用可能性

本发明涉及的逆量子化电路及逆量子化方法可以利用于例如具有对根据图像编码方式被编码的数据即编码数据进行解码处理的功能的集成电路、或具备这样的集成电路的个人计算机、机顶盒、便携式信息终端装置或者移动电话等的信息设备，以及其他装置。