通过OPC模型空间中的局部化监视结构进行集成电路制造的实时监视的方法

技术领域

本发明涉及集成电路的制造。本发明更特别地涉及控制在集成电路的制造期间应用于半导体晶片的不同工艺，特别是光刻、蚀刻、抛光和平面化工艺。本发明还涉及在光刻处理期间使用的掩模的验证。

背景技术

光刻工艺在传统上包括步骤：将由光敏树脂制成的抗蚀剂层沉积到由半导体材料制成的晶片上，并通过掩模使所述抗蚀剂层暴露于辐射(可见光、紫外光、X射线、电子束等)。然后对暴露于辐射的抗蚀剂层进行显影，从而在晶片上形成掩模。然后可以对晶片和在抗蚀剂层中形成的掩模施加蚀刻工艺。在晶片上由抗蚀剂层形成的掩模还可以特别地用于要执行的湿式剥离或注入。

然而，这些不同的工艺、特别是光刻在集成电路的小型化方面受到限制。事实上，将在晶片上产生的形状越小，期望的形状与产生的形状之间的差异越大，这特别是由于由掩模在掩模暴露辐射时产生的衍射效应。

为了减小这些差异且特别地减小通过掩模暴光半导体晶片期间的衍射效应，已经开发了称为光学接近修正(OPC)的技术。此技术包括通过将光学接近的效应考虑在内来对掩模进行修改，从而获得具有与期望形状尽可能类似的形状的图案。图1示意性地表示用于产生修正的掩模的方法PRS1的步骤。所述方法包括从定义掩模布局LO的数据提取测试结构以形成测试图案TP的步骤TPG。所述测试结构是与布局LO的形状相对应的基本形状(临界的，即对衍射现象敏感)。测试图案一般包括几百、乃至几千个基本结构以表示要产生的临界形状。在下一步骤MW期间，使用布局LO和测试图案TP数据来产生光刻掩模MSK。然后将通过掩模MSK的光刻工艺LITP应用于先前被抗蚀剂层覆盖的半导体晶片W。在下一步骤MSD期间，在被转移到晶片W的测试图案TP上且可能在布局LO的形状上测量临界尺寸。将这些测量结果与在掩模MSK上的相应形状的尺寸或由布局数据LO指定的尺寸相比较以获得临界形状的边缘放置误差(EPE)测量结果。使用在步骤MSK中获得的EPE测量结果来确定将应用于布局LO的结构的修正并在步骤OPC中产生已修正布局CLO，可能包括已修正测试图案。然后使用布局CLO来产生新掩模(步骤MW)。然后使用该新掩模来处理新晶片W(步骤LITP)。对新晶片进行测量以确定EPE误差(步骤MSD)。如果测量的误差在某个阈值以下，则认为产生的最后一个掩模MSK是有效的，否则再次执行步骤OPC、MW、LITP和MSD，直至EPE误差在阈值以下为止。

在某些情况下，可能需要改变布局LO。然后必须再次执行前述方法步骤。

还已开发了基于模型的光学接近修正(MBOPC)技术以根据通过掩模的抗蚀剂层上的辐射强度的曲线形状来确定抗蚀剂层的孔径阈值，对于印刷在掩模上的任何图案结构可以计算抗蚀剂层上的辐射强度的曲线。因此，该MBOPC技术使得能够根据通过掩模施加于抗蚀剂层的辐射的强度变化来预测抗蚀剂层的孔径阈值。可以对任何图案配置计算通过掩模施加于抗蚀剂层的辐射强度的变化。该MBOPC技术还使得能够推导出将对图案的几何特征进行的修改以获得具有与期望布局尽可能类似的形状的半导体晶片上的结构。

通常依照在图2中表示的方法PRS2来定义模型。方法PRS2与方法PRS1的不同之处在于它包括建模步骤MDLG，该建模步骤MDLG使用建模软件程序，该建模软件程序使得能够处理EPE测量结果以由此提取抗蚀剂层的孔径阈值模型MDL。所述抗蚀剂层的孔径阈值与完全穿透抗蚀剂层所需的辐射强度相对应。然后使用模型MDL来修正掩模MSK以在晶片W上形成与期望的布局LO类似的结构。如果用新掩模获得的EPE测量结果是令人满意的，则该模型被掩模产生软件程序用来产生具有相同集成水平的其它掩模。相反地，如果误差测量结果过于显著，则再次执行步骤MDLG、OPC、MW、LITP和MSD，直至获得使得能够产生令人满意的修正掩模的模型为止。

OPC式模型一般包括光学模型和处理模型。光学模型由来的光学理论是完全已知的且可以准确地进行相应计算(H.H.Hopkins，″The concept of partial coherence in optics″，In Proc.Royal Soc.Series A.，Vol.217，p.408，1953，and″On the diffraction theory of optical images″，In Proc.Royal Soc.Series A.，Vol.217，No.1131，p.408-432，1953)。需要设置光刻工具以创建可以被调节为与经验数据相对应的光学模型。已经设计了在市场上可获得的软件以便执行辐射强度的近似计算，该近似计算利用分解的函数特征向量，该函数用于计算通过掩模施加于抗蚀剂层的辐射强度的所谓“空间”图像(aerial image)。这些计算涉及实际掩模上的多边形形式的几百万个结构，因此在工业环境中是不可能的。因此需要在仅考虑最“具有能量”的特征向量的情况下执行近似。然而，掩模的产生必须考虑这些近似对所获得的精确度的影响。

处理模型主要是根据经验的。借助于光学模型来模拟称为“站点”(site)的线段上的点处辐射强度的变化，所述线段穿过将在半导体晶片上产生的结构的边缘。对许多结构，此模拟与使用扫描电子显微镜(SEM)在半导体晶片上进行的测量的组合使得能够执行多项式插值，其用于为结构上的每个站点基于空间图像模拟来预测抗蚀剂层的孔径阈值的位置。

因此，处理模型MDL在传统上包括多项式，该多项式使得能够根据与在结构边缘附近通过掩模的抗蚀剂层上的辐射强度曲线有关的形状参数来计算孔径阈值的近似值。根据经验确定的强度曲线形状参数可以特别地包括最大和最小局部强度、强度曲线的最大斜率(从曲线的第一阶导出)、曲线的斜率最大的点处的强度、曲线的斜率最大的点处的曲线的曲率(从第二阶导出)、抗蚀剂层的经验和理论孔径阈值、以及图案的边缘放置误差(EPE)的理论和经验值。用来计算抗蚀剂层的孔径阈值的多项式例如如下：

thr＝-0.74862+3.13872 SL-1.95222 SL²+0.23562 IX-0.65241 IX²+0.40022 IX³-0.05458 CRV+0.00577 CRV²(1)

其中，SL是最大斜率，IX是最大值且CRV是斜率最大的点处的强度曲线的曲率。

一般可以通过所谓的“稀疏”模拟来验证模型。该稀疏模拟使用模型MDL来计算所谓的“空间”光强度，即在称为“站点”的线段上的点处的抗蚀剂层上(所述线段穿过将在半导体晶片上产生的形状的边缘)。

因此，在图2中，方法PRS2包括模拟步骤SIM，该模拟步骤SIM使得能够从模型MDL和从测试图案TP和/或从布局LO获得边缘放置误差(SEPE)测量结果的模拟。因此，模型MDL特别地使得能够根据预测的边缘放置误差实现置换线段的效果，而不必印刷掩模并将掩模转移到半导体晶片上。

在第一建模步骤期间，从掩模布局提取模型并通过使用掩模对半导体晶片应用光刻和蚀刻工艺并通过使用例如使用扫描电子显微镜SEM获得的晶片图像对已处理晶片执行验证测量来对模型进行验证。应理解的是可以使用能够达到类似于SEM的分辨率的其它系统，诸如原子力显微镜(AFM)、扫描隧道显微镜(STM)、或透射电子显微镜(TEM)等。

图3表示其轮廓具有多边形M1的形状的结构的示例。图3还示出进行测量的站点SS。站点SS由用户在模型的构成期间设置在多边形M1上。在模型的构成期间，使用粉碎算法将每个多边形M1划分，所述粉碎算法将形成图案的多边形切割成段，每个站点SS一段。在图3中由点PF来界定多边形M1的线段。图3还示出叠加在结构M1上的根据结构M1在晶片W上形成或模拟的结构M2。可以看到特别地由于衍射的效应，结构M1的所有角已在结构M2中消失。从EPE测量得到的模型取决于所选的站点位置。

图4表示可表示沿着站点SS应用于抗蚀剂层的光强度的光强度曲线I(x)，x是所考虑的点与结构边缘之间的以nm为单位的距离。在图4中，曲线C1在最大IX和最小IN强度值之间且具有最大斜率SL。抗蚀剂层的孔径的点(x＝0)在曲线C1达到最大斜率SL的区域内。

图5表示修正OPC之后的从结构M1导出的结构M1′。已通过使与所产生的相应结构M2中的凹陷区域(与结构M1相比)相对应的线段(例如sg1)向外移动并通过使与结构M2中的过大区域(与结构M1相比)相对应的线段(例如sg2)朝着结构M1的内部移动来获得导出的结构M1′。

还开发了所谓的“稠密”2D模拟方法。通过将模拟的多边形轮廓与从图像提取的那些相比较，直接对例如使用扫描电子显微镜SEM获得的图像执行稠密模拟。稠密模拟使得能够实现更好的精确度和穷举性，但需要更大的计算能力和更多的时间。为了减小要进行计算的范围，可以进行规定以仅对测试图案TP应用稠密模拟。通常，稀疏模拟和稠密模拟之间的选择取决于布局的复杂性和精确度水平。由于其成本，只有当确实需要时才使用稠密模拟，特别是当将在半导体晶片上形成的结构的精确度达到45mn或低于此值时。

如上文所解释的，通过将使用模型修正的结构印刷在掩模上、然后通过将其转移到半导体晶片上、并最后通过在晶片上执行测量来对其进行验证。涉及几百个测量点的此验证极其耗费时间，特别是在计算时间方面，并且需要高水平的技术以使用所获得的数据。这些缺点的结果是不可能控制掩模的所有结构并实时地控制生产线中的晶片。事实上，存在寥寥无几的在光刻暴光和/或蚀刻工艺之后控制对晶片进行处理的常规方法。这些方法之一包括在每个临界掩模级上在隔离测量站点上、或在较宽的区域中、或通过在尺寸一致的区域上使用散射测定计来执行临界结构的几次SEM测量。这种解决方案不是完全可靠的，因为其不能使得可能出现在产生的晶片上的所有缺陷都被检测到。事实上，不可能在光强度具有不利形状的区域中执行系统测量。

此外，许多参数确定对半导体晶片应用工艺的条件。这些参数特别地确定照明条件、且特别是确定施加于掩模的光强度、抗蚀剂层上的光的焦点、抗蚀剂层的厚度和应用蚀刻工艺的条件。已得知这些参数特别地根据环境条件而波动，甚至引起晶片上的集成电路的制造缺陷。在不存在集成电路的制造的彻底监视的情况下，因此不可能保证高数量的生产线中的精确度和质量。

因此期望能够实时地监视生产线以检测制造参数的设置漂移，特别是光刻和蚀刻阶段。

此外，可能需要改变制造设置或略微地改变掩模。此类改变需要再次使用SEM来测量几百个结构。每个验证步骤要求许多小时的SEM利用，即使测量是自动化的。这些测量还要求由高度合格的人员来进行实质性分析工作。然后，需要实现处理晶片的多个步骤。出于此目的，因此一般使用大量的半导体晶片来执行探索性测试。由于所有测试的快速检验是不可能的，所以必须在OPC验证之前作出选择，存在在最后验证时最终发现模型与制造过程不相容的风险。

发明内容

本发明的一个原理是将实际掩模的每个多边形的每个线段放置在具有n个维度的多维空间中，n是如前所述的所考虑的特征向量的数目，从而获得所有线段位于其中的区域。然后，具有n个维度的此区域使得能够定义控制结构，所述控制结构位于多维空间中并略微在所述区域外侧并且以足够的量围绕此区域。这些控制结构被组织成控制图案，该控制图案被插入掩模并使用SEM图像进行监视。由于其在掩模结构所属的区域外侧的位置，如果在将应用于晶片的工艺的不同设置中出现漂移，则控制结构将首先遭受可检测变形。

因此，可以在保证如果控制图案是正确的、则在晶片上形成的其它图案正确的同时监视被处理的每个半导体晶片上的整个模型的变化。控制图案的构成还使得能够更快速地验证从另一先前已验证模型导出的模型，或者相反，更快速地去除不可靠的解决方案。控制图案的构成还使得能够选择最可能成功地经历验证测试的导出模型。结果是开发周期时间的显著获益。

因此，根据一个实施例，提供了一种控制集成电路的制造的方法，包括步骤：确定作为要在晶片上形成的结构的临界区域中辐射强度曲线的表征的参数，该辐射强度通过掩模施加于半导体晶片，并且对每个所述临界区域，根据作为临界区域中的强度曲线的表征的每个参数的值，将测量点放置在多维空间中，其每个维度与所述表征参数中的一个相对应。根据一个实施例，所述方法包括步骤：将控制点放置在所述多维空间中，所述控制点围绕由最末端测量点界定的区域散布，从而界定包围该区域的包络，对于每个控制点，定义控制结构，以便控制结构上的辐射强度的曲线具有与控制点相对应的表征参数的值，并对半导体晶片应用涉及包含所述控制结构的掩模的工艺，以将所述控制结构转移到所述晶片上。

根据一个实施例，所述方法包括分析被转移到所述晶片的控制结构以检测其中的任何缺陷的步骤。

根据一个实施例，所述控制结构的分析包括形成被转移到所述晶片的控制结构的图像和分析该图像以检测其中的缺陷的步骤。

根据一个实施例，所述图像分析包括将每个控制结构与被转移到半导体晶片的控制结构的图像相比较的步骤。

根据一个实施例，所述图像比较步骤包括步骤：检测图像中的多边形的数目和控制结构中的多边形的数目、将图像中和控制结构中的多边形的数目相比较、以及如果所述比较步骤显示差异则激活误差信号。

根据一个实施例，所述控制结构被组织成控制图案，该控制图案的尺寸使得可以以足够的清晰度在单个图像中完全对其进行观看以检测其中的缺陷。

根据一个实施例，所述控制结构被放置在掩模中且在未用于集成电路制造的区域中。

根据一个实施例，所述控制结构被放置在掩模中且在为了通过用于切割晶片的划线而提供的区域中。

根据一个实施例，从与对应于所述控制结构的控制点附近的多维空间中的点相对应的临界区域结构导出控制结构。

根据一个实施例，所述方法包括相对于定义处理半导体晶片的条件的参数的漂移来调整每个控制结构的灵敏度的步骤。

根据一个实施例，使用在晶片上形成的抗蚀剂层的孔径阈值模型来确定将在晶片上形成的结构的临界区域中的辐射强度曲线的参数表征。

根据一个实施例，所述控制结构被插入在半导体晶片上制造集成电路时涉及的多个掩模中。

根据一个实施例，在应用于晶片的不同工艺结束时多次分析通过掩模转移到半导体晶片上的控制结构。

根据一个实施例，在执行被转移到晶片的控制结构的分析之前应用于半导体晶片的工艺包括包括光刻工艺、蚀刻工艺、平面化工艺、以及抛光工艺的工艺中的至少一个。

根据一个实施例，还提供了一种用于控制在半导体晶片上制造集成电路时使用的光刻掩模的方法。根据一个实施例，所述控制掩模的方法包括执行如上文所定义的制造控制方法的步骤，如果被转移到半导体晶片的控制结构的分析显示缺陷，则将掩模视为不可行。

附图说明

下面将相对于但不限于以下附图来描述本发明的实施例的示例：

-先前所述的图1和2表示调整与光刻方法相关联的OPC工艺的步骤，

-先前所述的图3表示存在于光刻掩模上的结构的示例，

-先前所述的图4表示沿着在晶片上形成的抗蚀剂层上的站点的光强度的曲线，

-先前所述的图5表示从图3中表示的结构导出的存在于光刻掩模上的已修正结构的示例，

-图6表示根据一个实施例的控制方法的步骤，

-图7和8表示每个与半导体晶片上的测量站点相对应的点的在模型空间的两个平面中的投影，

-图9表示可能在半导体晶片上形成的结构的示例，

-图10表示从图9中表示的结构导出的控制结构，

-图11表示抗蚀剂层上的光强度的曲线，

-图12表示包括图10中的控制结构的控制图案的示例，

-图13表示半导体晶片，

-图14A和14B表示分别有和没有任何缺陷的在半导体晶片上形成的结构，

-图15和16表示具有缺陷的在晶片上形成的其它结构。