用于卫星导航系统的完全自适应陷波器及其陷波方法

技术领域

本发明属于卫星导航技术领域，特别涉及卫星导航系统的完全自适应陷波器，可 用于自适应抑制卫星导航系统中的各种窄带干扰，尤其是与卫星同向的窄带干扰，提 高卫星导航系统抗干扰性能。所谓窄带即干扰带宽小于信号带宽的10％。

背景技术

20世纪末，导航系统从陆基无线电为主的体系向天基卫星导航为核心的体系转 变。卫星导航定位系统可以为用户提供经度、纬度、高度、速度以及时间等信息，在 军事和民用领域有着广阔的应用需求。目前具有全球导航定位能力的卫星导航系统有 美国的全球定位系统GPS、俄罗斯的全球导航卫星系统GLONASS和欧共体正在组建 的伽利略Galileo导航系统。2000年以来，中国已成功发射了11颗北斗导航卫星。中 国正在建设的北斗卫星导航系统空间段由5颗静止轨道卫星和30颗非静止轨道卫星 组成，提供两种服务方式，即开放服务和授权服务。我国将在未来几年陆续发射北斗 导航卫星系列，并进行星座组网和实验，计划2012年左右，“北斗”系统将覆盖亚太 地区，2020年左右覆盖全球。可以预言很快中国将会拥有自己独立的导航全球定位 卫星系统。

导航系统面临的干扰按带宽可分为宽带干扰和窄带干扰。这时先将同向窄带干扰 抑制掉，再用空域算法抑制不同向的宽、窄带干扰，能够在不损失卫星信号的同时有 效提高抗干扰能力。抑制单窄带干扰的经典方法是陷波器。对于陷波器的设计，在消 除干扰的同时，应尽量保证高的输出信噪比。目前国内外对陷波器的设计方法主要有 直接型陷波器、格型IIR陷波器、基于LMS算法的陷波器。目前的研究成果表明利 用陷波器技术能对窄带干扰进行有效抑制。

传统的陷波器并不能完全自适应的调节陷波器的各个参数，比如直接型和格型 IIR陷波器都需要预先给定控制陷波器带宽的系数α，α给定的偏大或偏小，都会影 响陷波效果，此外要确定一个合适的α，必须根据窄带干扰的强弱和宽度进行多次尝 试并调整，不便于工程实现。针对采用LMS算法的陷波器则需要一个参考输入，其 频率为需要抑制的窄带干扰中心频率，在窄带干扰中心频率未知的情况下很难有效抑 制。

发明内容

本发明的目的在于克服上述已有技术的不足，提出一种用于卫星导航系统的完全 自适应陷波器及其陷波方法，以自适应调节陷波器的各个参数，有效的抑制窄带干扰， 尤其是同向窄带干扰，提高卫星导航系统的抗干扰能力，便于后续导航电文的准确提 取。

为实现上述目的，本发明用于卫星导航系统的完全自适应陷波器包括：

数据采集及预处理模块：它包括模拟数字转换器ADC芯片和现场可编程门阵列 FPGA芯片，该ADC芯片用于完成中频模拟信号采样功能，将模拟信号转换为数字 实信号，该FPGA芯片用于完成数字正交差值和低通滤波；

自适应陷波模块：它包括FPGA、数字信号处理器DSP和存储器FLASH，该FPGA 用于将基带数字复信号通过总线BUS传送给DSP芯片，DSP把这组信号通过快速傅 里叶变换FFT变换到频域，利用频域信号完成门限估计和自适应陷波器参数设定，存 储器FLASH中存储有余弦函数表，用于为陷波器系数设定提供计算依据，FPGA用 设定的陷波器系数构造一个二阶格型无限冲激响应IIR陷波器，并完成自适应陷波；

输出控制模块：它包括FPGA和数字信号处理器DSP，该FPGA用于将陷波后 的数据通过总线BUS传给DSP，该DSP用于计算输出干信噪比OISNR，并设置标志 位FLAG，FPGA根据不同的标志位FLAG控制不同的输出。

所述的数字信号处理器DSP包括：

门限判定子模块，用于估计窄带干扰的门限值和干扰宽度width，根据输入窄带 干扰的不同自适应的调节门限值及干扰宽度；

自适应陷波器系数设定子模块，用于产生自适应陷波器的陷波频点系数、陷波宽 度系数和陷波深度系数这三个系数，并将这些系数通过数据总线传递给FPGA；

输出干信噪比OISNR计算子模块，用于计算陷波后数据的输出干信噪比OISNR， 当OISNR＞0时，设置标志位FLAG＝0；当OISNR＜0时，FLAG＝1。

所述的FPGA包括：

格型无限冲激响应IIR陷波器子模块：用于生成二阶的格型无限冲激响应IIR滤 波器；

输出跳转子模块：用于控制输出模块的跳转，当FLAG＝1时，直接输出结果； 当FLAG＝0时，返回自适应陷波模块再做一次陷波，并将两次陷波后的结果输出。

为实现上述目的，本发明用于卫星导航系统的完全自适应陷波方法，包括如下步 骤：

(1)通过模拟数字转换器ADC对下变频后的单天线接收的单通道模拟信号进行 采样，得到中频数字实信号，采样频域为f_s；

(2)中频数字实信号与两路正交的数字本振相乘，通过有限冲击响应FIR滤波 器，得到I路和Q路相互正交的基带数字信号；

(3)从基带数字信号中取N个采样样本点的数据放入先入先出缓存器FIFO，数 字信号处理器DSP通过数据总线和地址总线到FIFO读取这些采样样本点的数据；

(4)将采样样本数据做FFT，得到频域信号，对频域信号进行谱峰搜索，得到 谱峰位置，即干扰频点f₀；

(5)计算频域信号的均值，用两倍的均值作为干扰门限值，通过门限判决，得 到干扰宽度；

(6)数字信号处理器DSP利用干扰频点计算出陷波频点系数，利用干扰宽度计 算出陷波宽度系数，在陷波器输出信噪比最大的约束下利用陷波宽度系数计算陷波深 度系数，并将这些陷波系数通过数据总线传递给FPGA；

(7)FPGA利用DSP计算的陷波系数构造一个二阶的格型无限冲激响应IIR陷 波器，并用此格型IIR陷波器对频域信号进行加权陷波，将陷波后的输出结果通过数 据总线送给DSP；

(8)DSP根据FPGA送来的陷波输出结果计算数据的输出干信噪比OISNR，并 设置标志位FLAG，当OISNR＞0时，FLAG＝0；当OISNR＜0时，FLAG＝1；

(9)FPGA根据不同的标志位FLAG决定输出模块的跳转方向，当FLAG＝0时， 直接输出陷波后的结果；当FLAG＝1时，返回自适应陷波模块再做一次陷波，并将两 次陷波后的结果输出。

本发明与现有技术相比，具有以下优点：

(1)本发明接收的卫星导航信号为单天线接收的单通道数据，以此数据可完成 抑制同向窄带干扰的目的，克服了多天线接收的多通道数据空域算法不能抑制同向窄 带干扰的弊端；

(2)本发明能够根据输入干扰信号的不同特性自适应的调节格型无限冲击响应 IIR陷波器的陷波频点系数、陷波宽度系数和陷波深度系数，无需提前知道干扰信号 的形式，能够完全自适应的与窄带干扰匹配，达到理想的陷波效果；

(3)本发明在输出控制模块中以陷波后数据的输出干信噪比OISNR作为输出 判断条件，在保证了陷波效果的同时又不会造成系统资源浪费。

仿真结果表明，本发明应用于卫星导航系统，相比传统陷波器能有效抑制窄带干 扰。

附图说明

图1为本发明完全自适应陷波器的结构框图；

图2为本发明完全自适应陷波器的数据采集及预处理模块框图；

图3为本发明完全自适应陷波器的自适应陷波模块框图；

图4为图4中门限判决的示意图；

图5为图4中格型IIR陷波器的结构图；

图6为本发明完全自适应陷波器的输出控制模块框图；

图7为本发明完全自适应陷波的流程图；

图8为本发明完全自适应陷波器与传统陷波器的陷波效果对比图。

具体实施方式：

参照图1，本发明主要由数据采集及预处理模块、自适应陷波模块及输出控制模 块组成，时钟信号由外部信号源或接收机提供。所述三个模块依次电连接，其中：数 据采集及预处理模块接收模拟中频信号，该模拟中频信号是由全向单天线接收的单通 道卫星导航模拟射频信号经过接收机下变频后的结果，数据采集及预处理模块对该模 拟中频信号进行采样得到样本数据，通过正交插值算法将样本数据变为基带数字复信 号，通过低通滤波滤除数字基带复信号中的镜频分量；自适应陷波模块接收数据采集 及预处理模块处理好的基带数字复信号，将基带数字复信号变换到频域，对频域信号 进行门限估计、自适应陷波系数设定和加权陷波；输出控制模块接收自适应陷波模块 的输出数据，计算陷波后数据的输出干信噪比OISNR，并设置标志位FLAG，根据 FLAG值的不同控制输出模块的跳转。

各个模块的详细结构参照图2、图3、图4、图5和图6描述如下：

参照图2，数据采集及预处理模块，包括模拟数字转换器芯片ADC和现场可编程 门阵列FPGA。ADC芯片采用AD公司的AD6644芯片，但并不限于该系列的ADC 芯片，FPGA芯片选用型号为Altera公司的Cyclone III，但并不限于该系列的FPGA 芯片。模拟数字转换器芯片AD6644，采用低分差动信号LVDS传输，用于完成模拟 数字A/D转换功能，并对转换后的中频数字信号进行采样。FPGA芯片用于接收采集 到的中频数字信号，并将中频数字信号分别与两路正交的数字本振相乘，将中频数字 信号移频到基带；对基带数字信号采用低通滤波器滤除频谱中的镜频分量，其中低通 滤波器采用FPGA中搭建的32阶有限冲击响应FIR滤波器，得到I路和Q路基带数 字信号I(t_n)和Q(t_n)；FPGA芯片将基带数字信号放入先入先出缓存器FIFO，通过数 据总线D_BUS和地址总线A_DUS向DSP发送预处理好的基带数字信号，其中 D_BUS和A_BUS均为双向传输，地址总线A_BUS用于DSP向FPGA通知数据存储 空间的地址，数据总线D_BUS用于FPGA向DSP发送处理好的原始数据。

参照图3，自适应陷波模块，包括FPGA芯片、数字信号处理器DSP芯片和存储 器FLASH芯片。FLASH芯片选用型号为Spansion公司的S29GL256N，但并不限于 该FLASH芯片，FLASH芯片中存储一组余弦函数值表，该余弦函数值表是预先由仿 真软件MATLAB产生的；DSP芯片选用型号为ADI公司TigerSHARC系列的TS-101， 但并不限于该系列的DSP芯片，本发明在该DSP芯片中设有门限判定子模块和自适 应陷波器系数设定子模块，其中门限判定子模块用于完成干扰门限判定，由此得到频 域信号的干信噪比ISNR和干扰宽度width；自适应陷波器系数设定子模块用于设定 自适应陷波器的陷波频点系数k₀、陷波宽度系数α和陷波深度系数k₁。DSP将采样样 本数据通过FFT变换到频域，得到频域信号，对频域信号进行谱峰搜索得到干扰频点 f₀，将干扰频点f₀带入陷波频点系数k₀的计算公式k₀＝-cos(2πf₀/f_s)中，其中f_s为 采样频率，从FLASH中查找(2πf₀/f_s)的余弦函数值，可得陷波频点系数k₀的值。计 算频域信号的均值并将作为干扰门限值。干扰门限的判决方法如4所示，即将 频域信号与干扰门限值做比较，大于干扰门限值的部分判为干扰，反之为信号和噪声。

对干扰数据进行加权平均得到干扰功率，对信号和噪声数据进行加权平均得到噪 声和信号功率，用干扰功率与噪声和信号功率的比值算得频域信号的干信噪比ISNR； 由干扰与干扰门限值的交点得到干扰的左边界点i_right和右边界点i_left，进而得到干扰宽 度width，即i_left和i_right之间的宽度；由仿真软件MATLAB拟合一个陷波宽度系数α的 方程，将干扰宽度width带入方程中，方程的解即为陷波宽度系数α的值。在陷波器 输出信噪比最大的约束下利用陷波宽度系数α和频域信号的干信噪比ISNR计算陷波 深度系数k₁，并将这些陷波系数通过数据总线传递给FPGA。该FPGA设有格型无限 冲激响应IIR陷波器子模块，用于利用DSP发来的自适应陷波器系数构造一个格型无 限冲击响应IIR陷波器，格型IIR陷波器的结构如图5所示，它由两个格型陷波器级 联而成，上方的格型陷波器相当于一个自回归AR模型，下方的格型陷波器为一个格 型有限冲击响应FIR陷波器，整个格型滤波器具有无限多个冲激响应，该格型IIR陷 波器对DSP发送的频域数据进行加权陷波。

参照图6，输出控制模块，包括DSP芯片和FPGA芯片。该DSP芯片设有输出 干信噪比OISNR计算子模块，用于计算陷波后数据的输出干信噪比OISNR。该FPGA 设有输出跳转子模块，用于根据FLAG值的不同控制输出模块的跳转。DSP通过数据 总线D_BUS从FPGA芯片的FIFO中读取陷波后的数据，计算陷波后数据的输出干 信噪比OISNR，当输出干信噪比OISNR的值大于零时，设置标志位FLAG＝0；当输 出干信噪比OISNR的值小于零时，设置标志位FLAG＝1。DSP将FLAG的值传递给 FPGA，FPGA根据不同的FLAG值控制输出模块的跳转，当FLAG＝0时，FPGA控 制模块直接输出陷波后的数据；当FLAG＝1时，控制输出模块跳转到自适应陷波模块 再进行一次陷波，并将两次陷波后的结果输出。

参照图7，本发明用于卫星导航系统的完全自适应陷波方法，包括如下步骤：

步骤1，通过模拟数字转换器ADC对模拟信号进行模拟数字转换并采样，得到 中频数字信号，采样频域为f_s。

步骤2，将采样的中频数字信号分别与两路正交的数字本振相乘，并将该中频数 字信号移频到基带，得到基带数字信号。

步骤3，采用FPGA中搭建的32阶FIR滤波器滤除基带数字信号中的镜频分量， 得到I路和Q路基带数字信号I(t_n)和Q(t_n)。

步骤4，从基带数字信号中取N个采样样本点的数据放入先入先出缓存器FIFO， 数字信号处理器DSP通过数据总线D_BUS和地址总线A_DUS从FIFO中读取这些 采样样本点的数据。

步骤5，数字信号处理器DSP对获取的采样样本点数据做FFT，得到频域信号， 并对频域信号进行谱峰搜索，得到谱峰位置，即干扰频点f₀。

步骤6，数字信号处理器DSP对频域信号同时进行干扰门限判决，并计算干扰宽 度width和频域信号的干信噪比ISNR

(6a)用公式计算频域信号的均值将蒙特卡洛实验得到的值 作为干扰门限值，其中，X(i)表示第i个频域信号，N为采样样本数；

(6b)将频域信号与干扰门限值做比较，大于干扰门限值的部分判为干扰，反之 为信号和噪声；

(6c)由干扰与干扰门限值的交点得到干扰的左边界点i_right和右边界点i_left，进而 得到干扰宽度width，即i_left和i_right之间的宽度；

6d)对干扰数据进行加权平均得到干扰功率，对信号和噪声数据进行加权平均得 到噪声和信号功率，用干扰功率除以噪声和信号功率得频域信号的干信噪比ISNR。

步骤7，数字信号处理器DSP根据谱峰搜索和门限判决的结果设定格型IIR陷波 器的系数：

(7a)将干扰频点f₀带入陷波频点系数k₀的计算公式k₀＝-cos(2πf₀/f_s)中，其 中f_s为 采样频率；

(7b)从FLASH表中查找(2πf₀/f_s)的余弦函数值，即得到陷波频点系数的值k₀；

(7c)用仿真软件MATLAB中的拟合函数polyfit拟合一个一元n次方程α：

α＝p₁×widthⁿ+p₂×width^n-1+…+p_n×width+p_n+1

其中p_j为第n+1-j次项前的系数，j＝1…n+1，n表示方程的次数，width表示干 扰宽度；

(7d)将干扰宽度width代入拟合的方程中，方程的解即为陷波宽度系数的值α；

(7e)由陷波器输出信噪比公式$\mathrm{OSNR}=\frac{1}{(1+{\sigma }^2)\frac{1+k_1^2-2\alpha k_1^2}{1-{\alpha }^2{k}_1^2}+\mathrm{ISR}\frac{{(1-k_1)}^2}{{(1-\alpha k_1^2)}^2}-1}$定 义变量其中σ²为白噪声方差，ISR为干信比，α为陷波宽度系数，k₁为 陷波深度系数，由于干信比ISR对k₁值的影响很小，故用干信噪比ISNR代替干信比 ISR；

(7f)用陷波器输出信噪比公式的分母除以1+σ²得到关系式 $f(\alpha ,B,k_1)=\frac{1+(1-2\alpha )k_1^2}{1-{\alpha }^2{k}_1^2}+B\frac{{(1-k_1)}^2}{{(1-\alpha k_1)}^2}-\frac{1}{1+{\sigma }^2},$将变量B和陷波宽度系数α代入 f(α，B，k₁)中，得到关于陷波深度系数k₁的方程：

$f\left(k_1\right)=\frac{1+(1-2\alpha )k_1^2}{1-{\alpha }^2{k}_1^2}+B\frac{{(1-k_1)}^2}{{(1-\alpha k_1)}^2}-\frac{1}{1+{\sigma }^2}$

当输出信噪比OSNR最大时，即f(k₁)的值最小，对f(k₁)求导，可解出陷波深度系数 的值k₁

$f^{\prime }\left(k_1\right)={\alpha }^{2}B{k}_1^3+(2\mathrm{\alpha B}-{\alpha }^{2}B+{\alpha }^2-\alpha )k_1^2+(1-\alpha +B-2\mathrm{\alpha B})k_1-B=0.$

步骤8，FPGA用数字信号处理器DSP设定的陷波器系数，构造一个格型IIR陷 波，并对频域信号进行加权陷波：

(8a)数字信号处理器DSP将陷波频点系数k₀、陷波宽度系数α和陷波深度系 数k1通过数据总线D_BUS发给FPGA；

(8b)FPGA根据DSP发来的陷波器系数构造一个格型无限冲击响应IIR陷波器， 该格型IIR陷波器的传递函数为z为Z变换中的自变 量；

(8c)FPGA用该格型IIR陷波器对频域数据加权陷波，即用该格型IIR陷波器 的传递函数H(z)乘以频域信号，得到陷波后数据，并将陷波后的数据发给DSP。

步骤9，数字信号处理器DSP设置标志位FLAG，FPGA根据不同的FLAG值控 制输出模块的跳转：

(9a)数字信号处理器DSP计算陷波后数据的输出干信噪比OISNR，是指对陷 波后数据中的干扰数据加权平均得到干扰功率P_inter，对信号和噪声数据加权平均得到 噪声和信号功率P_signal+noise；再由干扰功率与噪声和信号功率的比值，得到输出干信噪 比：如果OISNR＜0，置标志位FLAG＝1，如果OISNR＞0，置FLAG＝0；

(9b)当FLAG＝1时，FPGA将陷波后的结果直接输出；

(9c)当FLAG＝0时，FPGA将控制程序跳转到步骤(5)的谱峰搜索，并重复 步骤(5)中谱峰搜索到步骤(8)的过程，最后将两次陷波后的结果输出。

本发明的效果可通过以下仿真进一步说明：

仿真条件：卫星信号采用BD-2卫星编码信号，下变频后的中频为46.52MHz， 带宽为20.46MHz，信噪比为-16dB，采样频率为62MHz，样本数为2048，窄带干扰 中心频率为45MHz，带宽为0.1MHz。

仿真内容：仿真产生一组原始数据，其中包括BD-2卫星编码信号、干扰和噪声， 用本发明所述的完全自适应陷波器和传统陷波器对原始数据进行陷波，结果如图8所 示。其中图8(a)为原始数据的频域，图8(b)为采用本发明陷波后数据的频谱， 图8(c)和图8(d)为传统陷波器陷波后数据的频谱。

由图8(b)可以看出干扰已被完全抑制，由图8(c)可以看出干扰仍然有剩余 且频谱上产生了一个大凹口，由图8(d)可以看出干扰没能被完全抑制掉。由图8 (a)、图8(b)和图8(c)的对比可以看出采用本发明所述的完全自适应陷波器相 比传统陷波器更能获得理想的陷波效果。