具有扩展频谱时钟生成的高频振荡器

技术领域

本公开涉及振荡器且更特别地涉及与时钟生成相关联的技术和电路。

背景技术

高频振荡器可用来生成用于电子电路的时钟。高频振荡器例如可用于扩展频谱时钟生成。可使用此类时钟生成的某些示例性电子电路包括集成电路（IC），其可用来实现例如芯片上系统、处理器、以及芯片组芯片。扩展频谱时钟生成技术可减少电磁干扰（EMI）的副作用。

扩展频谱时钟生成技术可使用在最大频率值与最小频率值之间改变的可变频率来生成不同的振荡器波形，诸如正弦波、三角波、或其它形状的波。可诸如通过调制电压控制振荡器（VCO）控制电压或通过调制反馈分频器（divider）比来使用锁相环路（PLL）执行扩展频谱时钟生成。

发明内容

通常，描述了可用来使用已调节环路来生成时钟信号以产生更好地控制的扩展频谱时钟信号的技术和电路（在某些示例中，准确度可为±2%）。根据这里所述的技术，时钟信号相对于其它技术而言可对温度具有降低的相关性。特别地，该技术可用数字增量总和（delta-sigma）调制器以及三角波形发生器来调制N分频器，以生成基本上与温度无关的时钟信号。

在某些示例中，本公开针对一种方法，其包括在一个频率下生成时钟信号，基于时钟信号的频率而生成电压输出，其中生成的电压输出指示生成的时钟信号的频率，通过将生成的电压输出与电压参考相比较来将生成的时钟信号的频率与期望的频率输出相比较，以及基于比较的结果来调整生成的时钟信号的频率。

在另一示例中，本公开针对一种设备，其包括用于在一个频率下生成时钟信号的频率发生器、耦合频率发生器的频率至电压转换器，该频率至电压转换器用于基于时钟信号的频率来生成电压输出，其中，生成的电压输出指示生成信号的频率、以及比较器，其被耦合到频率至电压转换器并被配置成通过将生成的电压输出与电压参考相比较来将生成的时钟信号的频率与期望频率输出相比较，其中，基于比较的结果用生成的时钟信号的频率来调整频率发生器的频率。

在另一示例中，本公开针对一种设备，包括用于在一个频率下生成时钟信号的装置，用于基于时钟信号的频率而生成电压输出的装置，其中，生成的电压输出指示生成的时钟信号的频率，用于通过将生成的电压输出与电压参考相比较来将生成的时钟信号的频率与期望的频率输出相比较的装置，以及用于基于比较的结果来调整生成的时钟信号的频率的装置。

在另一示例中，本公开针对一种存储指令的非临时计算机可读存储介质，该指令在被一个或多个处理器执行时引起一个或多个处理器在一个频率下生成时钟信号，基于时钟信号的频率而生成电压输出，其中，生成的电压输出指示生成的信号的频率，通过将生成的电压输出与电压参考相比较来将生成的时钟信号的频率与期望的频率输出相比较，以及基于比较的结果来调整生成的时钟信号的频率。

在附图和以下描述中阐述了一个或多个示例的细节。根据本描述和附图以及根据权利要求，本公开的其它特征、目的以及优点将是显而易见的。

附图说明

图1是图示出示例性时钟生成电路的框图。

图2是图示出根据本公开的一个或多个方面的示例性时钟生成电路的框图。

图3是图示出根据本公开的一个或多个方面的示例性时钟生成电路的另一框图。

图4是图示出根据本公开的一个或多个方面的用于生成信号的示例性方法的流程图。

具体实施方式

公开了用于扩展频谱时钟生成的设备、系统以及方法。该设备、系统以及方法在一个频率下生成时钟信号并基于该时钟信号的频率而生成电压输出，其中，生成的电压输出指示生成时钟信号的频率。该设备、系统以及方法还可通过将生成的电压输出与电压参考相比较来将生成的时钟信号的频率与期望频率输出相比较并基于比较的结果来调整生成的时钟信号的频率。

一种示例性方法可包括在一个频率下生成时钟信号，基于时钟信号的频率而生成电压输出，其中，生成的电压输出指示生成的时钟信号的频率，通过将生成的电压输出与电压参考相比较来将生成的时钟信号的频率与期望的频率输出相比较，以及基于比较的结果来调整生成的时钟信号的频率。

在某些示例中，该方法还可包括用三角波形发生器和数字增量总和调制器将N分频器调制成时钟信号的受控频率扩展。在某些示例中，在该频率下生成时钟信号包括生成较低频率信号并对该较低频率信号进行上变频（upconvert）。在某些示例中，该方法还可包括使用自由运行时钟来生成较低频率。该方法还可包括扩展时钟信号进行以减少电磁干扰（EMI）。各种设备可实现该方法，包括基于处理器的设备。

根据本公开的一个或多个方面，某些示例可使用内置调节环路。该内置调节环路可类似于锁相环路（PLL），并且该内置调节环路相对于其它技术而言可产生更好的受控扩展频谱时钟。例如，扩展频谱时钟可具有约±2%的准确度。另外，在某些示例中，时钟可不像其它技术那样受到温度变化的影响。在某些示例中，这是由于通过用数字增量总和调制器以及三角波形发生器来调制N分频器进行的用于此类温度变化的补偿而引起的。

图1是图示出示例性时钟生成电路的框图。在某些情况中，跨供应电压和温度保持良好的频率稳定性在当前自由运行振荡器中可能是困难的。这对于在100MHz以上的时钟频率而言可能尤其如此。此外，这些困难可能甚至在校准之后仍存在。此外，弛豫振荡器实现200MHz以上的时钟频率的能力可能由于其固有比较器传播延迟而受到限制。因此，在某些情况下，使用在圆环中连接的奇数个反相器（inverter）来生成时钟信号的所谓的基于“林戈（ringo）”架构可以是比其它技术更好的选择。在又一些情况下，基于林戈架构的振荡器可能仅是有用的选项。然而，当使用林戈架构时，可能非常难以跨温度和供应电压、V_DD、供应变化进行补偿以获得小于±5%的频率稳定性。因此，由于对于独立基于林戈自由运行振荡器而言跨过程、电压和温度（PVT）的不良频率稳定性，可能难以生成很好地控制的扩展频谱时钟。例如，独立的基于林戈的自由运行振荡器可具有过大的频率偏差，或者扩展可能过小。

具有过大的频率偏差可显著地增加抖动，并且决定性地减小用于某些PVT条件的时序裕度（timingmargin）。另外，某些时钟生成技术可引入大量电磁干扰（EMI）。当信号的带宽太窄时可引入EMI。因此，可使用频率扩展来加宽信号的带宽。频率扩展是频域中的窄带信号的展开，使得窄带信号遍布在比未扩展较窄带信号更宽的频率范围上。然而，在某些情况下，频率扩展信号仍可导致过窄带的信号，使得扩展信号可能仍未能实现要求的EMI减少。

本公开的某些示例可实现能够减少EMI发射的高频扩展频谱时钟源。这些示例还可保持并未经受由于PVT而引起的变化的时钟的受控扩展。

如图1中所示，一个示例性电路100可包括被耦合到除R的块（dividebyRblock）102的参考频率发生器f_REF。在所示示例中，除R的块102被耦合到相位检测器φ_DET，并被可以是低通滤波器的环路滤波器104滤波。低通滤波器的输出可驱动提供输出f_OUT的电压控制振荡器（VCO）。可通过除n块106来反馈输出f_OUT以生成比较频率f_COMP。可通过相位检测器φ_DET来反馈比较频率f_COMP。

图1的电路100图示出可用来对准确的低频自由运行基于RC振荡器f_REF进行倍增（multiple）的示例性PLL，其可被倍增达到较高时钟频率。PLL可具有内置增量总和调制器和三角波形发生器以调制反馈分频器以用于频率扩展效果。然而，在某些示例中，此类电路可显著地增加芯片大小和电流消耗。芯片大小和电流消耗的增加可由于用于时钟频率倍增的附加PLL的需要而引起。

图2是图示出根据本公开的一个或多个方面的示例性时钟生成电路200的框图。在图2的所示示例中，频率发生器202可在一个频率下生成时钟信号。在图2的所示示例中，可使用反馈来控制频率发生器202的输出x(t)，例如以在用于振荡电路的频率输出、频率输出稳定性或其它品质因数方面改善频率生成的准确度。在某些示例中，频率发生器可以是自由运行振荡器，意味着频率发生器可以是自振荡电路或稳定多谐振荡器。术语“自由运行”指示所使用的电路在可通过电路中的部件的特定选择而不是通过被控制在某个其它频率下振荡来确定的频率下振荡。因此，部件的公差确定自由运行振荡器正在振荡所处的频率。在某些示例中，频率发生器202可包括林戈振荡器或环形振荡器、时钟发生器电路、晶体振荡器，具有反馈的R-C电路或任何其它振荡电路。如图2中所示，如下所述的电路的各种方面可控制例如向上变频器210的输出频率。

如图2中所示，耦合频率发生器202的频率至电压转换器204，基于信号x(t)的频率而生成电压输出v(t)。生成的电压输出v(t)指示生成信号x(t)的频率。例如，频率至电压转换器204可生成与频率成比例或者与频率成反比的电压。在某些示例中，频率至电压转换器204可输出以某种其它方式与频率有关的电压，诸如平方或平方根、立方或立方根、对数或者输入频率与输出电压之间的某个其它数学关系。

可将积分器206耦合到频率至电压转换器204。可将积分器206配置成将生成信号的频率与期望频率输出相比较。这可通过将频率至电压转换器204的生成电压输出与电压参考208相比较来完成。电压参考208一般地可输出固定电压。然而，将理解的是没有现实世界参考是理想的，并且可发生某些电压变化。此外，可对此类参考进行调谐或调整。

可以使用各种比较电路。例如，可使用诸如运算放大器电路之类的放大器电路来执行比较。在其它示例中，可使用其它比较电路来将生成的电压输出与电压参考相比较并由此将生成信号的频率与期望频率输出相比较。在其它示例中，可以使用数字逻辑。例如，可将模拟电压转换成数字值，并且可使用数字逻辑来比较这些数字值。

可基于比较的结果（例如积分器206的输出）来调整频率发生器202的频率。例如，积分器206的输出可以是到频率发生器202的输入。因此，可使用被生成为在控制电压小于V_REF208的情况下使控制（即反馈）电压斜坡向上（rampup）的频率的积分型式（integratedversion）来控制频率发生器202的频率。反过来也正确。如果其小于控制电压，则可对V_REF进行积分。

这里所述的系统、方法可输出并不确切地是期望频率输出的频率。实际频率输出可改变以减少电磁干扰（EMI），或者由于温度及其它变化仍然可存在电路中的小的变化。

图3是图示出根据本公开的一个或多个方面的示例性时钟生成电路300的另一框图。图3的示例性电路300可利用振荡器本身内的已调节闭环电路302。此类电路302可大大地减小对开环振荡器单元的特性的任何依赖。换言之，已调节闭环电路302与例如单独的未调节振荡器相比或者与用于调节振荡器电路的其它技术相比可生成更准确的时钟信号。因此，当与未调节振荡器电路或用于调节振荡器电路的其它技术相比较时，图3的电路可在温度变化和供应电压变化范围内提供更大的频率稳定性。此外，图3的电路可在相对于未修整电路而言修整图3的电路中的电阻器R_ref之后提供更好的频率稳定性。例如，可使用电阻器R_ref的调整来调整时钟生成电路的时钟频率。这可克服RC振荡器的最大可实现时钟频率的限制，并且仍随着温度变化、电压变化或不同半导体过程之间的变化而保持合理的时钟准确度。用在温度上的时钟频率的相对良好的稳定性以及与其它技术和未校准电路相比在校准之后，将已调制N分频器304包括到环路中可以是可能的。例如，用无论怎样调制都并未随着温度改变很多的频率至电压转换器320，频率扩展甚至在不同的温度下将保持近似相同。图3的示例可使用三角波形发生器306和数字增量总和调制器308以及相位旋转器/多路复用器322来生成合理的准确（±2%）扩展频谱时钟。

用图3的提议方案，可不再要求专用PLL，因此节省所需的电路区域（area）的量和要求的功率消耗。如图3中所示的闭环电路302可起到与用于频率倍增的PLL类似的作用，并且连同用三角波形发生器306和数字增量总和调制器308进行的N分频器304的调制一起，其可创建更多很好地控制的频率扩展，其并不依赖于可能非常麻烦且极其难以在具有补偿的情况下设计的开环林戈振荡器的特性以在校准之后在温度和供应电压上具有良好的频率稳定性。即使使用补偿电路，跨温度变化来调制自由运行林戈振荡器并保持小于±5%的相同频率扩展可能是困难的。

本质上，对于图3的提议架构而言，频率扩展准确度可不受到供应电压变化的影响，但是可取决于温度，因为其现在可严重地依赖于频率至电压转换器310中的无源电阻器和电容器的温度系数。但与林戈振荡器中的正常有源晶体管相比，温度变化效果可明显较小。

在某些示例中，闭环电路302可提供内置调节环路，其可执行与PLL类似的功能。使用闭环电路302，图3的电路可以能够相对于其它技术产生更好的受控扩展频谱时钟。例如，时钟频率的准确度对于实现本公开的技术的某些时钟生成电路而言可以是±2%。此外，相对于其它技术而言，用数字增量总和调制器308以及三角波形发生器306来调制N分频器304可导致并未经受温度的电路。

因为反馈架构，当期望的频率和生成的频率平衡（例如处于相同频率）时，放大器312的两个输入v_ref和v_fb将在电压方面相等。下面指示输出时钟频率传递函数v_ctrl。如下面所示，参数一般地可仅取决于在参考电压发生器314中使用的电阻器r_ref和在电压至频率转换器310中使用的电容器的温度系数。

电压（v_ref）基本上是由电阻器r_ref和来自电流源324g_m的电流生成的。此电流可从与电流（I_c）相同的源导出。因此，这些可在第一阶中取消，并且下面还可以简化该等式，其中v_ref=I_c*k*R。

为了进一步减小环路的扰动并使用于每个时钟更新的循环到循环（cycletocycle）抖动退化最小化，可采用相位开关（N+1/4，N），而不是常规整数开关，可将（N+1，N）用于小数（fractionaldivision）。图3的框图包括g_m偏置电路。图3的框图还包括采用用于校准的梯形电阻器（resistorladder）的形式的参考电压发生器314。如图3中所示，可通过R_ref用来自电流源的电流来生成v_ref。可通过修改电阻R_ref来调谐参考电压。在某些示例中，v_ref可以是在供应电压之间的约中间的（halfway）。一般地，供应电压可以是正电压和接地。在其它示例中，供应电压可以是正供应电压和负供应电压。放大器312在图3的所示示例中可包括运算放大器，并且可形成运算跨导（OTA）放大器。图3的所示示例还包括预充电电路316、环路滤波器318、环形振荡器310、相位旋转器/多路复用器322、数字除法器304、频率至电压转换器（FVC）320、数字增量总和调制器308和三角波形发生器306。

暂时忽视相位旋转器/多路复用器322，在图3的所示示例中，环路滤波器318可使闭环电路302稳定并向VCO（例如环形振荡器310）提供控制电压。环路滤波器318可减少V_CTRL的高频分量。这可阻止高频调制到达VCO。一般地，用于VCO的控制的低频调制是期望的东西。在一个示例中，信号可具有约50kHz的频率分量以相对于振荡器输出频率的频率创建逐渐的扩展。由低频分量（例如，约50kHz）引起的时钟频率中的此小变化可帮助减少EMI。可用N分频器304来除环形振荡器310的输出并将其馈送到频率至电压转换器（FVC）320。在某些实施例中，可调制N分频器304，也引入可减少EMI的抖动。例如，实现此电路的系统可在N和N+1之间切换。相位旋转器322可提供细粒度控制，而N分频器304可提供扩展频谱时钟的更粗的控制。

可用输入信号对FVC320中的电容器充电，并且此充电可提供与信号的频率有关的电压输出。例如，在某些示例中可与频率成比例。从FVC320输出的电压是到放大器312的比较器的输入。

g_m偏置电路可向梯形电阻器提供参考电流，即参考电压发生器314和FVC320。可用K来表示进入梯形电阻器的电流与坠落g_m发生器电路的电流（例如到频率至电压转换器320的供应电流）的比。通过具有其自己的偏置电路，模块可以是完全独立的，并且可不要求来自带隙电路的外部参考电压或电流。

当频率在该输出处比期望的更低时，反馈电压v_fb大于参考电压v_ref，并且到VCO的控制电压比预期的更低以实现目标时钟频率。相反地，当频率在输出处比期望的更高时，反馈电压v_fb低于参考电压v_ref，到VCO的控制电压比预期的更高以实现目标时钟频率。

在某些示例中，振荡器的架构可定义通用电流缺乏型（starved）环形振荡器。可将控制电压（v_ctrl）转换成用于林戈振荡器的电流，其可确定输出时钟频率。FVC（频率至电压转换器）电路320是在确定如所指示的以上等式方面的主要部件。FVC电路320将振荡频率转换成电压（v_fb，反馈电压），可在调节环路中将其与参考电压v_ref相比较。此比较可由放大器312执行。在某些示例中，比较电路可包括由输出时钟/N定时的采样和保持电路。取决于由输出时钟的周期及其量值而定的充电电流持续时间，然后可建立跨电容器Cc1的电压，由此为调节环路提供反馈电压v_fb。

如图3中所示，可将多个时钟相位用于反馈时钟的调制。例如，图示出分开90°的四个时钟相位，然而还可定义附加相位或较少的相位。在任何情况下，通过调制时钟相位v_fb，即通过选择不同的时钟相位，可修改输出频率，使得以反馈时钟频率中的较小变化对输出频率进行扩展。

某些示例可利用类似于PLL的调节环路302，其中后者如所暗示的名称缘故将实现锁相输入时钟和反馈时钟以实现扩展频谱所需的倍增和时钟频率扩展，然而，对于前者而言，其更多地是电压锁定环路，其中，其依赖于FVC以及运算放大器来实现所需时钟频率倍增和时钟频率扩展以用于EMI发射减少。

某些示例针对其频率稳定性实际上并不具有对开环振荡器单元的特性的依赖。替代地，针对扩展频谱所需的振荡频率和生成的频率扩展仅仅取决于无源部件（电阻器和电容器）。在某些示例中，依赖于无源部件的优点可以是相对于其中频率是一个或多个有源部件的某些方面的函数的技术而言对供应电压减少的依赖。另外，随过程的变化可实际上更小得多，因此消除了具有更宽调谐范围的需要。此外，用校准，可例如在室温下修整掉电阻器和电容器的过程变化。

如下面示出了用于振荡频率的示例性等式和用于扩展频谱效应调制振幅的增量频率扩展。

然而，如前所述，无源部件的温度系数并不确切地是零，但是与有源设备相比可能仍是相对小的。在一个示例中，基于多种硅工艺，多晶硅（poly）电阻器的电阻每度将改变约0.015%，其与其中其可具有从室温到125度的2X变化的有源设备的g_m相比明显地更小。这然后将导致更准确的扩展频谱时钟发生器，而不需要使用从来自RC振荡器的准确低频时钟起逐步增加（stepup）的PLL。

图4是图示出根据本公开的一个或多个方面的用于生成信号（例如时钟信号）的示例性方法的流程图。在某些示例中，一种设备可实现该方法。例如，频率发生器202可在一个频率下生成时钟信号（400）。在某些示例中，频率发生器202可以是自由运行振荡器。例如，频率发生器202可以是时钟发生器电路、晶体振荡器、具有反馈的R-C电路或任何其它振荡电路。

耦合频率发生器202的频率至电压转换器204基于时钟信号的频率而生成电压输出。生成的电压输出指示生成的时钟信号的频率。例如，频率至电压转换器204可生成与频率成比例、与频率成反比的电压，或者频率至电压转换器204可输出以某种其它方式与频率相关的电压，诸如平方或平方根、立方或立方根、对数或者输入频率与输出电压之间的某个其它数学关系。

积分器206可耦合到频率至电压转换器（404）。可将积分器206配置成将生成时钟信号的频率与期望频率输出相比较。这可通过将生成的电压输出与电压参考相比较来完成。因此，可使用各种比较电路。例如，可使用诸如运算放大器电路之类的放大器电路来执行比较。在其它示例中，可使用其它比较电路来将生成的电压输出与电压参考相比较并从而将生成的时钟信号的频率与期望频率输出相比较。

可基于比较的结果来调整频率发生器202的频率（406）。例如，积分器206的输出可以是到频率发生器202的输入。因此，可通过控制生成的频率来控制频率。

当然，将理解的是这里所述的系统、方法可始终输出并不确切地是期望频率输出的频率。实际频率输出可改变以减轻电磁干扰（EMI），或者由于温度及其它变化而仍可能存在电路中的小的变化。

一种示例性方法可包括在一个频率下生成时钟信号，基于时钟信号的频率而生成电压输出，其中，生成的电压输出指示生成的时钟信号的频率，通过将生成的电压输出与电压参考相比较来将生成的时钟信号的频率与期望的频率输出相比较，以及基于比较的结果来调整生成的时钟信号的频率。

在某些示例中，该方法还可包括用三角波形发生器和数字增量总和调制器将N分频器调制成时钟信号的受控频率扩展。该方法还可包括对时钟信号进行扩展以减少电磁干扰（EMI）。各种设备可实现该方法，包括基于处理器的设备。

计算机可读存储介质可形成计算机程序产品的一部分，其可包括封装材料。计算机可读存储介质可包括计算机数据存储介质，诸如随机存取存储器（RAM）、同步动态随机存取存储器（SDRAM）、只读存储器（ROM）、非易失性随机存取存储器（NVRAM）、电可擦可编程只读存储器（EEPROM）、闪速存储器、磁或光学数据存储介质等。计算机可读存储介质可包括非临时计算机数据存储介质。该技术另外或替换地可至少部分地由计算机可读通信介质实现，其以指令或数据结构的形式载送或传送代码且其可以被计算机访问、读取和/或执行。计算机可读存储介质可存储指令，在被一个或多个处理器执行时其引起一个或多个处理器执行本公开的一个或多个方面。

该代码或指令可由一个或多个处理器执行，诸如一个或多个DSP、通用微处理器、ASIC、现场可编程逻辑阵列（FPGA）或其它等效集成或分立逻辑电路。因此，本文所使用的术语“处理器”可指的是前述结构中的任何结构或适合于实现本文所述技术的任何其它结构。另外，在某些方面，可在专用软件模块或硬件模块内提供这里所述功能。本公开还设想多种集成电路设备中的任何设备，其包括将实现在本公开中描述的技术中的一个或多个的电路。可在单一集成电路芯片中或在所谓的芯片组中的多个可互操作集成电路芯片中提供此类电路。可在多种应用中使用此类集成电路设备。

已描述了各种示例。这些及其它示例在以下权利要求的范围内。