一种用于压缩采样模数转换器的可变压缩比采样电路

技术领域

本发明涉及一种用于压缩采样模数转换器的可变压缩比采样电路，属于混合信号集成 电路设计技术领域。

背景技术

模数转换器(Analog-to-DigitalConverter，以下简称ADC)的基本思想是将连续的 一定范围内的模拟信号，通过采样、保持、量化、编码的步骤，用特定的方式进行量化， 将量化结果用一组特定的数字编码来表示，并使之作为数字处理系统的输入信号。传统的 模数转换器受到奈奎斯特(Nyquist)采样定理的限制，必须以高于处理信号带宽二倍的 频率对信号进行采样，因此高频信号处理方面的应用对ADC的性能提出了更高的要求，受 制于工艺等因素，目前量化器的速度与精度无法与当前数字处理系统所处理的信息要求相 匹配。

自然界的信息通常包含大量冗余，具有较高的可压缩性，传统的处理方法中在模数转 换阶段依据Nyquist采样定理对信息进行完全采集，再输入到数字系统进行压缩，然后对 压缩的结果进行传输或者存储。但是这种方式存在一定缺陷，即中间环节包含大量冗余信 息的处理过程，而且需要引入额外的数字系统进行压缩编码，增加了硬件实现的成本。

压缩采样理论在2006年由Candes和Donoho等人提出，其核心思想是针对自然界的 信号通常具有稀疏性这一特点，在采样阶段即实现数据压缩，用随机矩阵进行信号的观测， 观测结果的采样频率远低于Nyquist频率，利用先验的信号稀疏性，在数字系统中进行信 息的重构，随后进行处理。压缩采样理论可以用如下的公式表示，对于一个N维稀疏信号 x，用一个M×N(M＜＜N)的观测矩阵Φ去观测，得到一个M维的观测结果，再根据信号的 稀疏性完成信号的恢复：

y＝Φx求解{且满足x的稀疏性}

将压缩采样理论应用到模数转换器的实现，即为压缩采样模数转换器，与传统的模数 转换器结构相比，采样量化电路具有较大区别。不同于传统ADC对信号的直接采样，压缩 采样ADC需要实现压缩采样，即数学意义上的随机观测，观测一个值实际上是实现对信号 的内积，所以在实现观测的过程中需要实现对输入信号的随机采样并加和；而同时观测矩 阵又需要同时获取一段信息的多个观测值，所以在实现时需要有多个获取信号内积的通路 彼此独立工作，采样量化模块的实现效果也将直接影响到后续的恢复等过程。

采样量化电路实现的信号压缩效率可用信号压缩比定量表示。压缩比在数学上定义为 随机观测矩阵列数与行数之比，在电路实现中对应于每一支路积分器完整积分的信号帧长 与并行支路支路数之比。可根据具体系统要求在设计中确定积分周期及采样支路路数。

以上所述的观测矩阵及采样量化电路，在实际电路中对应于一个多路并行随机采样结 构，观测矩阵的规模和取值对应于具体电路的实现结构，本发明着眼于观测矩阵规模的选 择。设观测矩阵大小为M×N(通常取M<N以实现压缩采样)，N即对应每一个采样帧的信 号长度，而M对应并行随机采样的支路数，传统电路实现中需要在设计阶段通过仿真对二 者取值加以确定，一旦设计完成则无法调整修改，加之电路硬件实现存在非理想因素，存 在由于本模块取值不合理造成整个系统性能降低的风险，同时也不利于适用到后端不同的 恢复算法。

发明内容

本发明的目的是提出一种用于压缩采样模数转换器的可变压缩比的采样电路，根据系 统需求及性能测试结果调整采样电路的压缩比，传统电路实现中需要在设计阶段通过仿真 对二者取值加以确定，一旦设计完成则无法调整修改，加之电路硬件实现存在非理想因素， 存在由于本模块取值不合理造成整个系统性能降低的风险，同时也不利于适用到后端不同 的恢复算法。本发明提出的可变压缩比结构包括调整采样信号帧长及并行观测支路数量两 方面功能，采用多路模拟积分，单一量化器量化的结构，使得压缩比调整极为方便。

本发明提出的用于压缩采样模数转换器的可变压缩比采样电路，包括N个随机采样支 路、一个量化器、一个压缩比控制器、一个随机采样控制信号发生器、一个输出时钟、N 个随机采样开关和N个输出控制开关，每个随机采样支路由随机采样开关、模拟积分器和 输出控制开关组成；N个随机采样支路中的N个模拟积分器的输入端分别通过N个随机采 样开关与模拟信号输入相连，N个模拟积分器的输出端分别通过N个输出控制开关与所述 的量化器的输入端相连，量化器的输出端输出数字信号；所述的N个随机采样开关分别与 随机采样控制信号发生器相连，所述的N个输出控制开关分别与所述的输出时钟相连；所 述的随机采样控制信号发生器和输出时钟分别与所述的压缩比控制器相连。

上述可变压缩比采样电路，所述的随机采样支路中的采样开关和模拟积分器为受控开 关电容积分器，采用全差分结构，对信号的{-1,1}加权控制，由运算放大器、积分电容以 及受控开关构成，受控开关两端分别命名为左端和右端，信号由两个输入端VIP和VIN接 入，VIP端口与受控开关Φ₂和受控Φ₄左端相连，VIN端口与受控开关Φ₁和受控开关Φ₅左 端相连，受控开关Φ₁和受控开关Φ₂右端分别与受控开关Φ₃左端相连，受控开关Φ₄和受控 开关Φ₅右端分别与受控开关Φ₆左端相连，受控开关Φ₃左端通过积分电容C1连接到共模输 入电压VCM上，受控开关Φ₆左端通过积分电容C2连接到共模输入电压VCM上，受控开关Φ₃右端连接所述的运算放大器的正输入端，受控开关Φ₆右端连接运算放大器的负输入端，运 算放大器的正负输入端之间通过积分电容Φ_c1相连，运算放大器的正负输出端之间通过积 分电容Φ_c2相连，运算放大器的正相输入输出端之间通过反馈电容C3相连，运算放大器的 负相输入输出端之间通过反馈电容C4相连，运算放大器正负相输出信号通过输出端口VOP 和VON输出。

上述可变压缩比采样电路，所述的输出控制开关为乒乓式模拟电压寄存器，由电容及 开关组成，两个电容下端接地，电容C1正端与单联双控开关Φ_h中间端相连，电容C2正端 与单联双控开关中间端相连，单联双控开关Φ_h和单联双控开关的左端都与信号输入 端相连，单联双控开关Φ_h和单联双控开关的右端都与开关Φ_o左端相连，开关Φ_o右端 则连接到输出端，该结构通过控制单联双控开关Φ_h和单联双控开关在两端之间交替开 闭，使得两个电容交替保持输入电压，并交替输出。

上述可变压缩比采样电路，所述的量化器选择逐次逼近模数转换器实现，采用全差分 结构，包括采样开关、数模转换器、比较器以及逻辑控制；逐次逼近模数转换器对输入信 号做二分查找，即对输入信号每次与数模转换器产生的当期搜索范围的中值进行比较，根 据比较结果确定下一次比较的搜索范围，通过多次比较逐次地逼近输入信号，搜索范围逐 步减小到量化步长。

上述可变压缩比采样电路，所述的随机采样控制信号发生器为M序列发生器，采用线 性移位寄存器阵列结构，将N个寄存器首尾相连并引入反馈结构，即组成一个N级M序列 发生器，引入控制电平V_T，用来消除锁死状态，进行全局的同步，V_T长时间为高使得寄存 器状态全部置为1状态，通过控制V_T的电平状态用来同步Fabonacci序列产生器的状态， 进而在恢复系统中进行观测矩阵的同步恢复。

本发明提出的用于压缩采样模数转换器的可变压缩比采样电路，其优点是，随机采样 控制信号发生器和输出时钟同时受压缩比控制器控制，可对电路压缩比进行实时调整，根 据使用者设定的压缩比，一方面可以通过改变随机控制信号的取值，进而调整进行并行采 样的支路数在0与最大支路数N之间变化，另一方面可控制输出时钟，改变输出时钟周期 进而调整每一次观测进行积分的信号帧长，通过对二者的控制，可在硬件允许的范围内对 压缩比值进行任意调整，通过测试可取得电路最佳性能。

附图说明

图1是本发明提出的用于压缩采样模数转换器的可变压缩比采样电路的系统框图。

图2是图1所示的可变压缩比采样电路中采样开关和模拟积分器的电路原理图。

图3是图1所示的可变压缩比采样电路中输出控制开关的电路原理图。

图4是图1所示的可变压缩比采样电路中量化器的电路原理图。

图5是图1所示的可变压缩比采样电路中随机采样控制信号发生器原理图。

图6是本发明结构中信号的流水线处理流程。

具体实施方式

本发明提出的用于压缩采样模数转换器的可变压缩比采样电路，其电路原理图如图1 所示，包括N个随机采样支路、一个量化器、一个压缩比控制器、一个随机采样控制信号 发生器、一个输出时钟、N个随机采样开关和N个输出控制开关，每个随机采样支路由随 机采样开关、模拟积分器和输出控制开关组成；N个随机采样支路中的N个模拟积分器的 输入端分别通过N个随机采样开关与模拟信号输入相连，N个模拟积分器的输出端分别通 过N个输出控制开关与所述的量化器的输入端相连，量化器的输出端输出数字信号；所述 的N个随机采样开关分别与随机采样控制信号发生器相连，所述的N个输出控制开关分别 与所述的输出时钟相连；所述的随机采样控制信号发生器和输出时钟分别与所述的压缩比 控制器相连。

上述可变压缩比采样电路中，所述的随机采样支路中的采样开关和模拟积分器为受控 开关电容积分器，采用全差分结构，对信号的{-1,1}加权控制，由运算放大器、积分电容 以及受控开关构成，受控开关两端分别命名为左端和右端，信号由两个输入端VIP和VIN 接入，VIP端口与受控开关Φ₂和受控Φ₄左端相连，VIN端口与受控开关Φ₁和受控开关Φ₅左 端相连，受控开关Φ₁和受控开关Φ₂右端分别与受控开关Φ₃左端相连，受控开关Φ₄和受控 开关Φ₅右端分别与受控开关Φ₆左端相连，受控开关Φ₃左端通过积分电容C1连接到共模输 入电压VCM上，受控开关Φ₆左端通过积分电容C2连接到共模输入电压VCM上，受控开关Φ₃右端连接所述的运算放大器的正输入端，受控开关Φ₆右端连接运算放大器的负输入端，运 算放大器的正负输入端之间通过积分电容Φ_c1相连，运算放大器的正负输出端之间通过积 分电容Φ_c2相连，运算放大器的正相输入输出端之间通过反馈电容C3相连，运算放大器的 负相输入输出端之间通过反馈电容C4相连，运算放大器正负相输出信号通过输出端口VOP 和VON输出。

上述可变压缩比采样电路中，所述的输出控制开关为乒乓式模拟电压寄存器，由电容 及开关组成，两个电容下端接地，电容C1正端与单联双控开关Φ_h中间端相连，电容C2 正端与单联双控开关中间端相连，单联双控开关Φ_h和单联双控开关的左端都与信号 输入端相连，单联双控开关Φ_h和单联双控开关的右端都与开关Φ_o左端相连，开关Φ_o右 端则连接到输出端，该结构通过控制单联双控开关Φ_h和单联双控开关在两端之间交替 开闭，使得两个电容交替保持输入电压，并交替输出。

上述可变压缩比采样电路中，所述的量化器选择逐次逼近模数转换器实现，采用全差 分结构，包括采样开关、数模转换器(DAC)、比较器以及逻辑控制；逐次逼近模数转换器 对输入信号做二分查找，即对输入信号每次与数模转换器产生的当期搜索范围的中值进行 比较，根据比较结果确定下一次比较的搜索范围，通过多次比较逐次地逼近输入信号，搜 索范围逐步减小到量化步长。

上述可变压缩比采样电路中，随机采样控制信号发生器为M序列发生器，采用线性移 位寄存器阵列结构，将N个寄存器首尾相连并引入反馈结构，即组成一个N级M序列发生 器，引入控制电平V_T，用来消除锁死状态，进行全局的同步，V_T长时间为高使得寄存器状 态全部置为1状态，通过控制V_T的电平状态用来同步Fabonacci序列产生器的状态，进而 在恢复系统中进行观测矩阵的同步恢复。

本发明提出的用于压缩采样模数转换器的可变压缩比采样电路，其中的压缩比控制器， 可以实时接受操作者对压缩比的控制，根据使用者的控制，具备多模式选择功能，可选择 性调整采样信号帧长、并行随机采样支路路数，改变二者取值之比，即实现压缩比的可控 调整；或者可同时对二者进行相同倍数取值调整，在压缩比不改变的情况下，调整采样规 模，适配后端不同恢复算法选择。

本发明的用于压缩采样模数转换器的可变压缩比采样电路，其工作原理为，根据设定 的压缩比取值，对输入模拟信号进行分帧及公共采样，每一帧采样结果输入到并行的各采 样支路中，各采样支路在控制器控制下对信号进行随机采样并进行模拟积分，每一帧信号 在每一支路产生一个积分结果，积分结果依次输入到同一量化器中，以上便完成了对信号 的压缩采样及量化，在使用过程中根据得到的量化结果可实时调整压缩比进而改进电路性 能。

以下结合一个实际实现电路样例，对本发明提出的用于压缩采样模数转换器的可变压 缩比采样电路详细说明如下：

设定并行随机采样支路数为N，信号压缩比为R，那么信号积分周期即采样积分信号 帧长M＝N*R，受控采样开关以及采样控制信号发生器的时钟频率等同于采样信号的 Nyquist采样频率fs，量化器以及输出时钟的时钟控制信号频率为fs/R。为实现压缩比 的调整，引入压缩比控制器，根据使用者的控制，具备多模式选择功能，可选择性调整采 样信号帧长、并行随机采样支路路数，改变二者取值之比，即实现压缩比的可控调整；或 者可同时对二者进行相同倍数取值调整，在压缩比不改变的情况下，调整采样规模，适配 后端不同恢复算法选择。

实际电路实现中对于量化器以及积分器没有特定要求，可根据系统整体实现需求选择 现成的模块或产品，积分器两端的受控开关也选择通用受控开关结构即可。随机采样控制 信号发生器和输出控制信号发生器分别产生控制信号，其中随机采样控制信号发生器为每 一支路产生不同的随机序列(序列1～N)，每一段序列长度等于每一帧采样信号长度M，序 列中的值控制采样开关通断实现随机采样，输出时钟产生的时钟控制信号使得各支路在完 成积分之后将结果依次输入到量化器中，需要保证时序的正确性，避免冲突。

一个具体电路实现中各主要模块可进行如下选择，随机采样控制信号发生器可选择一 个通用的M序列发生器，M序列发生器产生的随机序列作为控制信号，受控开关及模拟积 分器模块选用一个全差分受控开关电容积分器，如图2所示，为实现积分结果依次输入到 量化器，在积分器后接一个乒乓式模拟电压寄存器，实现积分结果的受控依次输出，如图 3所示，量化器选用通用的逐次逼近模数转换器(SARADC)实现，结构框图如图4所示。

受控开关电容积分器可采用全差分结构实现，用以实现对信号的{-1,1}加权控制，由 运算放大器、积分电容以及受控开关构成。为便于描述，开关两端分别命名为左端和右端。 信号由两个输入端VIP和VIN接入，VIP端口与开关Φ₂和Φ₄左端相连，VIN端口与开关Φ₁ 和Φ₅左端相连，开关Φ₁和Φ₂右端与Φ₃左端相连，开关Φ₄和Φ₅右端与Φ₆左端相连，开关 Φ₃左端通过电容C1连接到共模输入电压VCM上，开关Φ₆左端通过电容C2连接到共模输 入电压VCM上，开关Φ₃右端连接运算放大器正输入端，开关Φ₆右端连接运算放大器负输 入端，运算放大器正负输入端之间通过电容Φ_c1相连，正负输出端之间通过电容Φ_c2相连， 正相输入输出端之间通过反馈电容C3相连，负相输入输出端之间通过反馈电容C4相连， 运算放大器正负相输出信号通过输出端口VOP和VON输出。

输出控制开关可由乒乓式模拟电压寄存器实现，由电容及开关组成。两个电容下端接 地，电容C1正端与单联双控开关Φ_h中间端相连，电容C2正端与单联双控开关中间端 相连，两个双控开关左端都与信号输入端相连，双控开关右端都与开关Φ_o左端相连，开关 Φ_o右端则连接到输出端。该结构通过控制双控开关Φ_h和在两端之间交替开闭，使得两 个电容交替保持输入电压，并交替输出。

量化器可选择逐次逼近模数转换器实现，采用全差分结构实现，主要包括采样开关、 数模转换器(DAC)、比较器以及逻辑控制四部分组成。逐次逼近模数转换器的基本思想是 对输入信号做二分查找，即对输入信号每次与数模转换器产生的当期搜索范围的中值进行 比较，根据比较结果确定下一次比较的搜索范围，通过多次比较逐次地逼近输入信号，搜 索范围逐步减小到量化步长。

随机采样控制信号发生器可用M序列发生器实现，采用线性移位寄存器阵列结构，将 N个寄存器首尾相连并引入反馈结构，即组成一个N级M序列发生器，引入控制电平V_T，可 用来消除锁死状态，还可以进行全局的同步。V_T长时间为高可以使得寄存器状态全部置为 1状态，通过控制V_T的电平状态可以用来同步Fabonacci序列产生器的状态，进而可以在 恢复系统中进行观测矩阵的同步恢复。

压缩比控制器可以实时接受操作者对压缩比的控制，根据使用者的控制，具备多模式 选择功能，可选择性调整采样信号帧长、并行随机采样支路路数，改变二者取值之比，即 实现压缩比的可控调整；或者可同时对二者进行相同倍数取值调整，在压缩比不改变的情 况下，调整采样规模，适配后端不同恢复算法选择。

压缩比的调整意味着在量化器不改变的情况下，需要对前端采样时钟同时进行调整， 前端采样时钟与量化器的时钟之比等于压缩比，保证采样部分与量化部分匹配，即对应于 图5所示流水线信号处理流程可以实现。