一种用于MPPT电路的超低压比较器电路及MPPT电路

技术领域

本发明属于集成电路技术领域，具体涉及一种用于MPPT电路的超低压比较器电路及MPPT电路。

背景技术

最大功率点追踪(Maximum Power Point Tracking,简称MPPT)电路是一种根据输入功率变化来调整输出功率，从而使输入能量利用率最大化的转换器电路，因为其具有效率高、损耗低、体积小、寿命长等优点，而被广泛应用于能量获取技术中。

请参见图1，图1为现有技术提供的一种MPPT电路的结构示意图。该MPPT电路包括：乘法器电路、延时单元电路、比较器电路(COM1)、PWM比较器电路(COM2)和振荡器电路。乘法器电路负责计算输入功率，通过延时单元的延时作用后，将当前周期的输入功率P(n+1)和上一周期的输入功率P(n)传递给比较器电路COM1进行比较，得到占空比调制信号Vce，该调制信号决定了PWM占空比调制的方向和幅度；调制信号Vce与振荡器提供的锯齿波通过PWM比较器COM2进行比较，得到PWM控制信号。因此，比较器电路在MPPT电路中具有非常重要的作用，特别是当输入功率较低时，如何设计一种超低压比较器电路，以实现对相邻周期的输入功率进行快速、准确的比较，对高精度MPPT电路的设计至关重要。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种用于MPPT电路的超低压比较器电路及MPPT控制电路，旨在实现对微功耗输入功率进行快速比较，从而获得准确有效的占空比信号调制方向和幅度。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个实施例提供了一种用于MPPT电路的超低压比较器电路，包括：

同相输入端V_p；

反相输入端V_n；

输出端VOUT；

第一比较器，电连接至所述同相输入端V_p及所述反相输入端V_n，用于对所述同相输入端V_p及所述反相输入端V_n输入的信号进行比较以得到减法器的第一控制信号V_oa；

所述减法器，电连接所述同相输入端V_p及所述反相输入端V_n以接收述同相输入端V_p及所述反相输入端V_n输入的信号作为所述减法器的两个输入信号，电连接所述第一比较器的输出端以获取所述第一控制信号V_oa，电连接所述输出端VOUT以获取电源电压信号，电连接第二比较器以输出第二控制信号V_ob及第三控制信号V_oc；

所述第二比较器，电连接所述输出端VOUT，根据所述第二控制信号V_ob及所述第三控制信号V_oc输出四种不同占空比的调制信号。

在本发明的一个实施例中，所述第一比较器包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4；其中，

所述第一晶体管M1及所述第三晶体管M3依次串接于所述反相输入端V_n与接地端GND之间；

所述第二晶体管M2及所述第四晶体管M4依次串接于所述同相输入端V_p与接地端GND之间；

所述第一晶体管M1及所述第二晶体管M2的控制端均电连接至所述第一晶体管M1与所述第三晶体管M3串接形成的节点A处，所述第三晶体管M3及所述第四晶体管M4的控制端均电连接至所述同相输入端V_p；

所述第二晶体管M2与所述第四晶体管M4串接形成的节点B作为所述第一比较器的输出端以输出所述第一控制信号V_oa。

在本发明的一个实施例中，所述第一晶体管M1及所述第二晶体管M2为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第三晶体管M3及所述第四晶体管M4为NMOS晶体管且其控制端为NMOS晶体管的栅极。

在本发明的一个实施例中，所述减法电路包括第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第一多路开关及第二多路开关；其中，

所述第五晶体管M5及所述第六晶体管M6依次串接于所述输出端VOUT与接地端GND之间，且其控制端均电连接至所述第一比较器的输出端；

所述第七晶体管M7及所述第八晶体管M8依次串接于所述第一多路开关与所述第二多路开关之间，且其控制端分别电连接至所述同相输入端V_p和所述反相输入端V_n，其衬底端均电连接至参考电压源V_DTH；

所述第一多路开关的两个输入端分别电连接至所述输出端VOUT与接地端GND，其输出端电连接至所述第七晶体管M7且其第一控制端S1电连接至所述第一比较器的输出端，第二控制端S2电连接至所述第五晶体管M5与所述第六晶体管M6串接形成的节点C处；

所述第二多路开关的两个输入端分别电连接至所述输出端VOUT与接地端GND，其输出端电连接至所述第八晶体管M8且其第一控制端S1电连接至所述第五晶体管M5与所述第六晶体管M6串接形成的节点C处，第二控制端S2电连接至所述第一比较器的输出端；

所述第五晶体管M5与所述第六晶体管M6串接形成的节点C输出所述第二控制信号V_ob，所述第七晶体管M7与所述第八晶体管M8串接形成的节点D作为所述减法器的输出端以输出所述第三控制信号V_oc。

在本发明的一个实施例中，所述第五晶体管M5为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第六晶体管M6、所述第七晶体管M7及所述第八晶体管M8为NMOS晶体管且其控制端为NMOS晶体管的栅极。

在本发明的一个实施例中，所述第一多路开关或所述第二多路开关包括第二十晶体管M20、第二十一晶体管M21、第二十二晶体管M22及第二十三晶体管M23；其中，

所述第二十晶体管M20电连接于所述输出端VOUT与所述第一多路开关或所述第二多路开关的输出端V_OS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第一控制端S1；

所述第二十一晶体管M21电连接于所述输出端VOUT与所述第一多路开关或所述第二多路开关的输出端V_OS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第二控制端S2；

所述第二十二晶体管M22电连接于接地端GND与所述第一多路开关或所述第二多路开关的输出端V_OS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第二控制端S2；

所述第二十三晶体管M23电连接于接地端GND与所述第一多路开关或所述第二多路开关的输出端V_OS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第一控制端S1。

在本发明的一个实施例中，所述第二十一晶体管M21及所述第二十三晶体管M23为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第二十晶体管M20及所述第二十二晶体管M22为NMOS晶体管且其控制端为NMOS晶体管的栅极。

在本发明的一个实施例中，所述第二比较器包括第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1及第二电容C2；其中，

所述第九晶体管M9及所述第十二晶体管M12、所述第一电阻R1，所述第十六晶体管M16及所述第一电容C1分别依次串接于所述减法电路的输出端与接地端Gnd之间；

所述第十晶体管M10及所述第十三晶体管M13、所述第十四晶体管M14及所述第十五晶体管M15、所述第二电阻R2及所述第二电容C2分别依次串接于参考电压源V_DTH与接地端Gnd之间；

所述第十一晶体管M11串接于所述减法电路的输出端与所述参考电压源V_DTH之间；

所述第十七晶体管M17串接于所述第二电阻R2和所述第二电容C2串接形成的节点I处与所述输出端VOUT之间；所述第三电阻R3串接于所述输出端VOUT与接地端Gnd之间；

所述第十八晶体管M18串接于所述第十六晶体管M16和所述第一电容C1串接形成的节点H处与所述输出端VOUT之间；

所述第十九晶体管M19串接于所述参考电压源V_DTH与所述输出端VOUT之间；

所述第九晶体管M9及所述第十晶体管M10的控制端均电连接至所述第九晶体管M9与所述第十二晶体管M12串接形成的节点E处，所述第十一晶体管M11的控制端电连接至所述第十晶体管M10与所述第十三晶体管M13串接形成的节点F处，所述第十二晶体管M12及所述第十三晶体管M13的控制端均电连接至所述减法电路的输出端，所述十四晶体管M14及所述第十五晶体管M15的控制端均电连接至所述第十晶体管M10与所述第十三晶体管M13串接形成的节点F处，所述十六晶体管M16及所述第十七晶体管M17的控制端均电连接至所述第十四晶体管M14与所述第十五晶体管M15串接形成的节点G处，所述第十八晶体管M18的控制端电连接至所述第十晶体管M10与所述第十三晶体管M13串接形成的节点F处，所述第十九晶体管M19的控制端电连接至所述第五晶体管M5与所述第六晶体管M6串接形成的节点C处以输入所述第二控制信号V_ob。

在本发明的一个实施例中，所述第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十四晶体管M14、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18及第十九晶体管M19为PMOS晶体管且其控制端为PMOS晶体管的栅极，所述第十二晶体管M12、所述第十三晶体管M13及所述第十五晶体管M15为NMOS晶体管且其控制端为NMOS晶体管的栅极。

本发明的另一个实施例提供了一种MPPT电路，包括：乘法器电路、延时单元电路、比较器电路、PWM比较器电路及振荡器电路，其中，所述比较器电路为上述实施例中任一所述的超低压比较器电路。

本发明实施例的超低压比较器电路能够保证在低压环境下，实现对输入信号的快速比较，获得准确的占空比信号，包括调整方向和幅度，保证MPPT电路在微功耗条件下，最大化利用所获取的输入能量，提高转换效率。

由于采用上述技术方案，与现有技术相比较，本发明的超低压比较器电路，能够在低压条件下，对输入信号进行快速和准确的比较，根据比较结果，调整MPPT电路的PWM控制信号占空比，从而提高整体电路的转换效率，使能量利用率最大化。本发明可用于MPPT电路中。

附图说明

图1为现有技术提供的一种MPPT电路的结构示意图；

图2为本发明实施例提供的一种超低压比较器电路的原理示意图；

图3为本发明实施例提供的一种第一比较器的电路结构示意图；

图4为本发明实施例提供的一种减法电路的电路结构示意图；

图5为本发明实施例提供的一种多路开关的电路结构示意图；

图6为本发明实施例提供的一种第二比较器的电路结构示意图；

图7为本发明实施例提供的一种超低压比较器电路的电路结构示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图2，图2为本发明实施例提供的一种超低压比较器电路的原理示意图。该超低压比较器电路包括：同相输入端V_p；反相输入端V_n；输出端VOUT；第一比较器，电连接至所述同相输入端V_p及所述反相输入端V_n，用于对所述同相输入端V_p及所述反相输入端V_n输入的信号进行比较以得到减法器的第一控制信号V_oa；所述减法器，电连接所述同相输入端V_p及所述反相输入端V_n以接收述同相输入端V_p及所述反相输入端V_n输入的信号作为所述减法器的两个输入信号，电连接所述第一比较器的输出端以获取所述第一控制信号V_oa，电连接所述输出端VOUT以获取电源电压信号，电连接第二比较器以输出第二控制信号V_ob及第三控制信号V_oc；所述第二比较器，电连接所述输出端VOUT，根据所述第二控制信号V_ob及所述第三控制信号V_oc输出四种不同占空比的调制信号。

请参见图3，图3为本发明实施例提供的一种第一比较器的电路结构示意图。所述第一比较器包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4；其中，所述第一晶体管M1及所述第三晶体管M3依次串接于所述反相输入端V_n与接地端GND之间；所述第二晶体管M2及所述第四晶体管M4依次串接于所述同相输入端V_p与接地端GND之间；所述第一晶体管M1及所述第二晶体管M2的控制端均电连接至所述第一晶体管M1与所述第三晶体管M3串接形成的节点A处，所述第三晶体管M3及所述第四晶体管M4的控制端均电连接至所述同相输入端V_p；所述第二晶体管M2与所述第四晶体管M4串接形成的节点B作为所述第一比较器的输出端以输出所述第一控制信号V_oa。

请参见图4，图4为本发明实施例提供的一种减法电路的电路结构示意图。所述减法电路包括第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第一多路开关及第二多路开关；其中，所述第五晶体管M5及所述第六晶体管M6依次串接于所述输出端VOUT与接地端GND之间，且其控制端均电连接至所述第一比较器的输出端；所述第七晶体管M7及所述第八晶体管M8依次串接于所述第一多路开关与所述第二多路开关之间，且其控制端分别电连接至所述同相输入端V_p和所述反相输入端V_n，其衬底端均电连接至参考电压源V_DTH；所述第一多路开关的两个输入端分别电连接至所述输出端VOUT与接地端GND，其输出端电连接至所述第七晶体管M7且其第一控制端S1电连接至所述第一比较器的输出端，第二控制端S2电连接至所述第五晶体管M5与所述第六晶体管M6串接形成的节点C处；所述第二多路开关的两个输入端分别电连接至所述输出端VOUT与接地端GND，其输出端电连接至所述第八晶体管M8且其第一控制端S1电连接至所述第五晶体管M5与所述第六晶体管M6串接形成的节点C处，第二控制端S2电连接至所述第一比较器的输出端；所述第五晶体管M5与所述第六晶体管M6串接形成的节点C输出所述第二控制信号V_ob，所述第七晶体管M7与所述第八晶体管M8串接形成的节点D作为所述减法器的输出端以输出所述第三控制信号V_oc。

请参见图5，图5为本发明实施例提供的一种多路开关的电路结构示意图。所述第一多路开关或所述第二多路开关包括第二十晶体管M20、第二十一晶体管M21、第二十二晶体管M22及第二十三晶体管M23；其中，所述第二十晶体管M20电连接于所述输出端VOUT与所述第一多路开关或所述第二多路开关的输出端V_OS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第一控制端S1；所述第二十一晶体管M21电连接于所述输出端VOUT与所述第一多路开关或所述第二多路开关的输出端V_OS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第二控制端S2；所述第二十二晶体管M22电连接于接地端GND与所述第一多路开关或所述第二多路开关的输出端V_OS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第二控制端S2；所述第二十三晶体管M23电连接于接地端GND与所述第一多路开关或所述第二多路开关的输出端V_OS之间且其控制端电连接至所述第一多路开关或所述第二多路开关的第一控制端S1。

请参见图6，图6为本发明实施例提供的一种第二比较器的电路结构示意图。所述第二比较器包括第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十九晶体管M19、第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1及第二电容C2；其中，所述第九晶体管M9及所述第十二晶体管M12、所述第一电阻R1，所述第十六晶体管M16及所述第一电容C1分别依次串接于所述减法电路的输出端与接地端Gnd之间；所述第十晶体管M10及所述第十三晶体管M13、所述第十四晶体管M14及所述第十五晶体管M15、所述第二电阻R2及所述第二电容C2分别依次串接于参考电压源V_DTH与接地端Gnd之间；所述第十一晶体管M11串接于所述减法电路的输出端与所述参考电压源V_DTH之间；所述第十七晶体管M17串接于所述第二电阻R2和所述第二电容C2串接形成的节点I处与所述输出端VOUT之间；所述第三电阻R3串接于所述输出端VOUT与接地端Gnd之间；所述第十八晶体管M18串接于所述第十六晶体管M16和所述第一电容C1串接形成的节点H处与所述输出端VOUT之间；所述第十九晶体管M19串接于所述参考电压源V_DTH与所述输出端VOUT之间；所述第九晶体管M9及所述第十晶体管M10的控制端均电连接至所述第九晶体管M9与所述第十二晶体管M12串接形成的节点E处，所述第十一晶体管M11的控制端电连接至所述第十晶体管M10与所述第十三晶体管M13串接形成的节点F处，所述第十二晶体管M12及所述第十三晶体管M13的控制端均电连接至所述减法电路的输出端，所述十四晶体管M14及所述第十五晶体管M15的控制端均电连接至所述第十晶体管M10与所述第十三晶体管M13串接形成的节点F处，所述十六晶体管M16及所述第十七晶体管M17的控制端均电连接至所述第十四晶体管M14与所述第十五晶体管M15串接形成的节点G处，所述第十八晶体管M18的控制端电连接至所述第十晶体管M10与所述第十三晶体管M13串接形成的节点F处，所述第十九晶体管M19的控制端电连接至所述第五晶体管M5与所述第六晶体管M6串接形成的节点C处以输入所述第二控制信号V_ob。

本发明实施例，采用超低压比较器电路，能够实现4种占空比调制幅度，有效提高MPPT电路的转换效率，保证电路工作在最大功率点，从而最大化输入能量的利用率。

实施例二

请参见图7，图7为本发明实施例提供的一种超低压比较器电路的电路结构示意图。本实施例在上述实施例的基础上，对本发明的超低压比较器电路进行详细说明如下：

本发明的超低压比较器电路包括：第一比较器、减法电路、第二比较器，其中，所述第一比较器电路对由同相输入端V_p和反相输入端V_n输入的同相和反相信号进行比较，得到两个互为反相的控制信号V_oa和V_ob，这两个控制信号通过控制第一多路开关电路和第二多路开关电路，为减法电路提供工作所需的电源电压信号(由输出端VOUT提供)和地信号(由接地端GND提供)，当V_oa为高电平，而V_ob为低电平时，减法电路实现(V_p-V_n)的功能，反之，当V_oa为低电平，而V_ob为高电平时，减法电路实现(V_n-V_p)的功能；减法电路的输出V_oc通过第二比较器和参考电压(由参考电压源提供)V_DTH进行比较，当V_oc>V_DTH时，PMOS晶体管M18导通，将存储在电容C1上的能量(V_p-V_n)或(V_n-V_p)传递到输出端VOUT，当V_DTH>V_oc时，PMOS晶体管M17导通，将存储在电容C2上的能量V_DTH传递到输出端VOUT。同时，所述超低压比较器电路可以根据输入同相信号和反相信号的大小，控制PMOS晶体管M19的导通和关断，从而控制流过电阻R3的电流大小，即控制输出端VOUT的电压值。结合电容C1或C2所释放的能量，输出端VOUT最终可提供4种不同的占空比调制信号，不同的输出端VOUT电平代表了不同的占空比调制幅度，而减法电路的输出值表征了不同的占空比调制方向。

具体地，所述第一比较器包括PMOS晶体管M1和M2，NMOS晶体管M3和M4，其中，PMOS晶体管M1和M2构成共栅极差分输入对，所述超低压比较器电路的同相和反相输入信号分别加载在PMOS晶体管M2和M1的源端，因此避免了晶体管阈值电压的限制，适用于低压应用的情况；NMOS晶体管M3和M4作为有源负载，负责将双端输入转换为单端输出；第一比较器采用自供电结构，所需的工作电源电压来自于第一比较器的同相输入端V_p，而无需额外的电源，节省了功耗，简化了电路结构。共栅极差分输入对结构，避免了阈值电压的限制，降低了比较器电路对电源电压的要求，适用于低压低功耗设计。

请再次参见图5，第一比较器的输出信号即第一控制信号V_oa用来控制第一多路开关及第二多路开关的导通和关断。第一比较器的输出信号V_oa经由PMOS晶体管M5和NMOS晶体管M6构成的反相器反相，得到其反相控制信号即第二控制信号V_ob，这两个控制信号分别用来控制第一多路开关电路和第二多路开关电路。当(V_p>V_n)时，V_oa为高电平，V_ob为低电平，此时，第一多路开关中的M20和M21导通，而M22和M23断开，将输入端即输出端VOUT电连接至第一多路开关的输出端，即NMOS晶体管M7的漏端；同时，第二多路开关中的M22和M23导通，M20和M21断开，将输入端即接地端GND电连接至第二多路开关的输出端，即NMOS晶体管M8的公共端的源端；NMOS晶体管M7和M8构成了减法电路，减法电路的输入为所述超低压比较器的同相输入端V_p的输入信号和反相输入端V_n的输入信号，此时，减法器的输出信号即第三控制信号V_oc为(V_p-V_n)。

具体地，当(V_p>V_n)时，在低电源电压环境下，NMOS晶体管M7、M8工作在饱和区，此时有I_ds,7＝I_ds,8，其中，I_ds,i为NMOS晶体管Mi的漏-源电流，则，

$\frac{{\mu }_N{C}_{ox}{W}_7}{2L_7}{(V_{GS7}-V_{th})}^2=\frac{{\mu }_N{C}_{ox}{W}_8}{2L_8}{(V_{GS8}-V_{th})}^2---\left(1\right)$

其中，V_GS7/8为M7/M8的栅-源电压，V_th为阈值电压，μ_N为电子迁移率，C_OX为单位面积栅氧化层电容，为NMOS晶体管Mi的宽长比。又因为：

V_GS7＝V_p-V_oc-V_th(2)

V_GS8＝V_n-V_th(3)

因此，

V_oc＝V_p-V_n(4)

同理可推导，当(V_n>V_p)时，V_oc＝(V_n-V_p)。

为了满足低压低功耗设计要求，提高电路的稳定性，在NMOS晶体管M7和M8的衬底端增加了衬底偏置电压V_DTH。此时，在NMOS晶体管M7或M8的衬-源电压可表示为：

V_BS＝V_DTH-V_S(5)

其中V_S为NMOS晶体管M7或M8的源端电压。又因为NMOS晶体管的阈值电压V_th为：

$V_{TH}=V_{TH0}+{\gamma }_{sub}(\sqrt{|-2{\phi }_F+V_{BS}|}-\sqrt{|-2{\phi }_F|})---\left(6\right)$

其中，V_TH0是NMOS晶体管在V_BS＝0时的阈值电压，Φ_F是表面势，约为0.3V，γ_sub是体效应因子，典型值约为0.5^1/2。由式(6)可知，增加的V_BS值可以降低NMOS晶体管的阈值电压，从而保证NMOS晶体管在超低压条件下稳定工作在饱和区。

减法电路的输出信号V_oc电连接至第二比较器的同相输入端，与参考电压V_DTH进行比较。PMOS晶体管M9和M10构成共栅极差分输入对，NMOS晶体管M12和M13作为有源负载，PMOS晶体管M11加速了比较器的翻转。当V_oc>V_DTH时，电压信号V_od为低电平，经过M14和M15构成的反相器反相后，V_oe为高电平，PMOS开关管M16和M17断开，M18导通，存储在C1上的电荷通过M18释放到输出端VOUT，其电压为i_ds,18·R₃，其中，i_ds,18为PMOS晶体管M18的漏-源电流；当V_oc<V_DTH时，V_od为高电平，V_oe为低电平，开关管M16和M17导通，M18断开，存储在C2上的电荷通过M17释放到输出端VOUT，其电压为i_ds,17·R₃。另外，当V_p>V_n时，V_ob为低电平，PMOS晶体管M19导通，从输入端V_DTH提供额外的电流以增加输出端VOUT，其电压为i_ds,19·R₃；否则，M19断开，输出端VOUT的输出电压仅由C1或C2上的存储电荷决定。

同理可以分析，当(V_n>V_p)时，V_oc＝(V_n-V_p)，如果V_oc>V_DTH，存储在C1上的电荷通过M18释放到输出端VOUT，否则，存储在C2上的电荷通过M17释放到输出端VOUT。此时，由于V_n>V_p，PMOS晶体管M19始终断开。

如下表1，总结了所述超低压比较器所能提供的四种输出电压。

表1超低压比较器的输出电压

本发明实施例中，所述第一比较器电路，无需额外的电源电压，其工作电压由第一比较器的同相输入端V_p提供，节省了功耗；共栅极差分输入对结构，避免了阈值电压的限制，降低了比较器电路对电源电压的要求，适用于低压低功耗设计。减法电路中，多路开关电路可以将不同的电位传递给核心减法单元，产生不同的减法运算。第二比较器能够根据输入信号提供4种不同的输出电压，对应4种占空比调制幅度，有效提高MPPT电路的转换效率，保证电路工作在最大功率点，从而最大化输入能量的利用率。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。