首页> 中国专利> 一种低帧频LVDS转高帧频DVI视频的装置和方法

一种低帧频LVDS转高帧频DVI视频的装置和方法

摘要

本发明涉及一种低帧频LVDS转高帧频DVI视频的装置和方法,视频转换装置中采用一片QDRII存储器来缓存图像信息,采用DVI编码器输出标准DVI视频,并将QDRII存储器及DVI编码器控制、LVDS串行转并行数据、DVI视频时序产生等功能完全集成在FPGA中,具有实现简单、集成度高、体积小、功耗低、性价比高等优点;视频转换方法中采用图像乒乓缓存方法来实现LVDS与DVI视频格式以及低、高帧频转换,使得图像能稳定、流畅地输出。

著录项

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2019-06-21

    授权

    授权

  • 2017-06-23

    实质审查的生效 IPC(主分类):H04N7/01 申请日:20161205

    实质审查的生效

  • 2017-05-31

    公开

    公开

说明书

技术领域

本发明属于视频转换技术领域,涉及一种低帧频LVDS转高帧频DVI视频的装置和方法。

背景技术

LVDS由于采用低摆幅的差分信号传输,具有终端适配容易、低功耗、低成本、高速传输等优点,在商用CMOS视频芯片中得到广泛应用。而DVI已渐渐成为主流视频显示格式,因此LVDS视频与DVI视频间转换的需求量越来越大,急迫需要开发一种实现简单、性价比高的LVDS转DVI视频的产品。

发明内容

本发明的目的是提供一种低帧频LVDS转高帧频DVI视频的装置和方法,以实现低帧频LVDS与高帧频DVI间视频转换,从而解决CMOS视频芯片输出的LVDS视频无法监控的问题。

本发明的技术方案为:

所述一种低帧频LVDS转高帧频DVI视频的装置,其特征在于:包括输出标准DVI视频的DVI编码器,作为主控制器的FPGA芯片,以及进行图像乒乓缓存的QDRII存储器;FPGA芯片通过I2C总线实现对DVI编码器的控制、LVDS接收及串行转并行数据功能。

所述一种低帧频LVDS转高帧频DVI视频的方法,其特征在于:包括以下步骤:

步骤1:DVI编码器控制器通过I2C总线配置DVI编码器为正常工作模式;

步骤2:将LVDS串行视频信号通过FPGA的IP核转化为并行视频信号;

步骤3:将QDRII内存储空间平分为A空间和B空间,并将步骤2转化后的LVDS并行视频信号经过FPGA内部的一级FIFO缓存后按照A空间、B空间顺序轮流存储每帧数据,并在每帧首行存储结束后输出A空间或B空间正在存储的标志;

步骤4:FPGA内部的DVI时序产生器按照VESA标准产生标准DVI视频时序信号,并在DVI高帧频视频每帧开始时,根据步骤(3)产生的A空间或B空间正在存储标志决定QDRII读取地址:若存在A空间正在存储标志,则读取B空间内数据,否则读取A空间内数据;若无该标志,则仍然从上一帧读取空间来读取数据;读取数据时同样经过FPGA内部的一级FIFO缓存。

有益效果

本发明的优点是:视频转换装置采用一片QDRII存储器来缓存图像信息,采用DVI编码器输出标准DVI视频,并将QDRII存储器及DVI编码器控制、LVDS串行转并行数据、DVI视频时序产生等功能完全集成在FPGA中,具有实现简单、集成度高、体积小、功耗低、性价比高等优点;视频转换方法中采用图像乒乓缓存方法来实现LVDS与DVI视频格式以及低、高帧频转换,使得图像能稳定、流畅地输出。

本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:

图1为本发明实现的硬件原理框图;

图2为本发明中FPGA实现视频转换的功能框图。

具体实施方式

下面详细描述本发明的实施例,所述实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。

如图1所示是本发明实现低帧频LVDS转高帧频DVI视频的硬件原理框图,采用一片QDRII存储器来缓存图像信息,采用DVI编码器TFP410输出标准DVI视频,FPGA选用由XILINX公司生产的XC5VFX70T芯片,完成LVDS串行转并行数据、位培训、字对齐,通过I2C总线对TFP410进行配置,以及对QDRII存储器读写等功能。

如图2所示是本发明中FPGA实现视频格式和帧频转换的功能框图,其中LVDS串转并控制器1采用成熟的IP核实现LVDS串行转并行、位培训、字对齐;DVI编码器控制器2通过I2C总线配置DVI编码器为正常工作模式;DVI时序产生器3按照VESA标准产生标准DVI视频时序信号;QDRII读写控制器4实现将每帧LVDS视频信号经过一级FIFO缓存后存储在平分的QDRII内存储空间A、B内,并在每帧首行存储结束后输出A或B正在存储的标志;同时根据DVI视频时序信号中的帧同步信号,以及上述A或B正在存储的标志决定QDRII读取地址:若存在A正在存储标志,则读取B空间内数据,否则读取A空间内数据;若无该标志,则仍然从上一帧读取空间来读取数据。读取数据时同样经过一级FIFO缓存。

该视频转换装置采用一片QDRII存储器来缓存图像信息,采用DVI编码器输出标准DVI视频,并将QDRII存储器及DVI编码器控制、LVDS串行转并行数据、DVI视频时序产生等功能完全集成在FPGA中,具有实现简单、集成度高、体积小、功耗低、性价比高等优点;视频转换方法中采用图像乒乓缓存方法来实现LVDS与DVI视频格式以及低、高帧频转换,使得图像能稳定、流畅地输出。

尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号