一种用于激发少模光纤高阶模式的光栅耦合器

技术领域

本发明涉及一种硅基光子学以及芯片级光互连技术，它属于集成光学和微纳光学领域。

背景技术

基于硅光子集成的光通信、光互联和光传感等新兴信息技术展现出构建新型信息硬件的发展趋势，正成为新一代信息系统和网络的重要基础。对于硅光子集成芯片而言，不可忽视的一个关键问题就是光信号的输入和输出。尤其是硅作为间接带隙材料，发光效率还没能达到使用要求，现有技术需要从光子芯片外部引入独立光源或者采用片上混合集成的光增益材料。因此，光子集成芯片在片内和片外都需要高效率、大带宽、易于集成的光耦合结构。常用的两种耦合方式一般采用端面水平耦合结构或者片上垂直耦合结构。相比于其他各种光耦合器，光栅耦合器利用片上光波导的垂直衍射光场实现芯片上的光信号输入与输出，具有易于在片上测试、不需要晶圆或芯片预处理、也没有严格的空间限制等优点名册和功能为硅基光子集成领域的研究热点。传统光栅耦合器只能实现芯片与单模光纤的高效率传输，这就大大限制了信息的传输量。然而，现在需要传输的信息量越来越大，已经接近了单模光纤信息传输的理论极限。空分复用技术被提出用来提高单根光纤的信息传输量。空分复用技术不仅包括单根多芯光纤实现增加传输信息量，也可以通过增加单根光纤中传输的模式数来增加信息传输量。但是这两种方式都涉及到光如何从芯片上耦合进和耦合出的问题。2011年，C.Doerr等人用带有多个可控制相位的输入/输出波导的圆形一维光栅耦合器实现了多模光纤中环形模式的激发^[1]。这种方法不仅需要精确控制输入光信号的振幅和相位还需要较大尺寸芯片，这给加工和控制带来了很大困难。公开号为US20160266316A1，其公开日为2016年9月15号的专利文献中设计了一种《Device>

[参考文献]

[1]C.R.Doerr et al.ECOC,pp.Th-13,2011。

发明内容

由于先前报道的用于激发少模光纤中高阶模式的光栅耦合器具有复杂的结构，对加工要求高，针对现有技术的缺陷，本发明提出了一种易于加工的具有模式转换功能的光栅耦合器。基于本结构的设计，可以激发少模光纤中的LP₁₁a模式、LP_11b模式、LP_21b模式，这是目前结构最简单的能够激发少模光纤多个模式的光栅耦合器。

为了解决上述技术问题，本发明提出的一种用于激发少模光纤高阶模式的光栅耦合器，包括SOI基底，所述SOI基底的上面是波导芯层，所述SOI基底的氧化层厚度为2微米，所述波导芯层具有多个刻槽，按照光栅耦合器能激发少模光纤中的LP₁₁a模式、LP_11b模式和LP_21b模式，所述刻槽的布局有以下三种情形：

一是：沿着光传播方向将多个刻槽分为两组，其中，将前若干个刻槽记为第一组刻槽，剩下的刻槽记为第二组刻槽，所述第一组刻槽和第二组刻槽之间距离为D₁，该距离D₁使得第一组刻槽和第二组刻槽衍射出来的光场的相位差为π；从而激发少模光纤中的LP_11a模式。

二是：沿着波导芯层上表面垂直于光传播方向将多个刻槽按照左右两侧分为两组，其中，将左侧的刻槽记为第一组刻槽，将右侧的刻槽记为第二组刻槽，在沿光传播方向上所述第一组刻槽和第二组刻槽的起始位置的距离为D₂，该距离D₂使得第一组刻槽和第二组刻槽衍射出来的光场的相位差为π；从而激发少模光纤中的LP_11b模式。

三是：沿着光传播方向将多个刻槽分为两组，其中，将前若干个刻槽记为A组刻槽，剩下的刻槽记为B组刻槽，A组刻槽和B组刻槽之间距离为D₁；进而，沿着波导芯层上表面垂直于光传播方向将A组刻槽和B组刻槽均按照左右两侧分为两组，其中：将A组刻槽中的左侧刻槽记为A1组刻槽，将A组刻槽中的右侧刻槽记为A2组刻槽；将B组刻槽中的左侧刻槽记为B1组刻槽，将B组刻槽中的右侧刻槽记为B2组刻槽；在沿光传播方向上所述A1组刻槽和A2组刻槽的起始位置及所述B1组刻槽和B2组刻槽的起始位置的距离均为D₂；该距离D₂使得A1组刻槽和A2组刻槽衍射出来的光场的相位差及B1组刻槽和B2组刻槽衍射出来的光场的相位差均为π；从而激发少模光纤中的LP_21b模式。

与现有技术相比，本发明的有益效果是：

采用本发明的光栅耦合器用于实现激发少模光纤中的LP₁₁a模式、LP_11b模式和LP_21b模式，在刻槽形成过程中只需要进行一次电子束刻蚀即可实现，大大减少了加工的复杂性，易于加工制造。

附图说明

图1是本发明用于激发少模光纤LP_11a模式的光栅耦合器示意图；

图2是本发明用于激发少模光纤LP_11b模式的光栅耦合器示意图；

图3是本发明用于激发少模光纤LP_21b模式的光栅耦合器示意图；

图4是图1所示光栅耦合器耦合出的模场分布图；

图5是图2所示光栅耦合器耦合出的模场分布图；

图6是图3所示光栅耦合器耦合出的模场分布图；

图7是图1、图2和图3所示三种结构光栅耦合器分别激发少模光纤对应模式的耦合效率和波长的变化曲线。

具体实施方式

下面结合附图和具体实施例对本发明技术方案作进一步详细描述，所描述的具体实施例仅对本发明进行解释说明，并不用以限制本发明。

如图1所示，本发明提出的一种用于激发少模光纤高阶模式的光栅耦合器，包括SOI基底，所述SOI基底的上面是波导芯层，所述SOI基底的氧化层厚度为2微米，所述波导芯层具有多个刻槽，沿着光传播方向将多个刻槽分为两组，其中，将前若干个刻槽记为第一组刻槽，剩下的刻槽记为第二组刻槽，所述第一组刻槽和第二组刻槽之间距离为D₁，该距离D₁使得第一组刻槽和第二组刻槽衍射出来的光场的相位差为π；从而激发少模光纤中的LP_11a模式。

如图2所示，本发明提出的一种用于激发少模光纤高阶模式的光栅耦合器，包括SOI基底，所述SOI基底的上面是波导芯层，所述SOI基底的氧化层厚度为2微米，所述波导芯层具有多个刻槽，沿着波导芯层上表面垂直于光传播方向将多个刻槽按照左右两侧分为两组，其中，将左侧的刻槽记为第一组刻槽，将右侧的刻槽记为第二组刻槽，在沿光传播方向上所述第一组刻槽和第二组刻槽的起始位置的距离为D₂，该距离D₂使得第一组刻槽和第二组刻槽衍射出来的光场的相位差为π；从而激发少模光纤中的LP_11b模式。

如图3所示，本发明提出的一种用于激发少模光纤高阶模式的光栅耦合器，包括SOI基底，所述SOI基底的上面是波导芯层，所述SOI基底的氧化层厚度为2微米，所述波导芯层具有多个刻槽，沿着光传播方向将多个刻槽分为两组，其中，将前若干个刻槽记为A组刻槽，剩下的刻槽记为B组刻槽，A组刻槽和B组刻槽之间距离为D₁。

进而，沿着波导芯层上表面垂直于光传播方向将A组刻槽和B组刻槽均按照左右两侧分为两组，其中：

将A组刻槽中的左侧刻槽记为A1组刻槽，将A组刻槽中的右侧刻槽记为A2组刻槽；

将B组刻槽中的左侧刻槽记为B1组刻槽，将B组刻槽中的右侧刻槽记为B2组刻槽；

在沿光传播方向上所述A1组刻槽和A2组刻槽的起始位置及所述B1组刻槽和B2组刻槽的起始位置的距离均为D₂；该距离D₂使得A1组刻槽和A2组刻槽衍射出来的光场的相位差及B1组刻槽和B2组刻槽衍射出来的光场的相位差均为π；从而激发少模光纤中的LP_21b模式。

实施例：

如图1、图2和图3所示，本发明的光栅耦合器结构分别用于激发少模光纤中的LP_11a、LP_11b模式和LP_21b模式，所述SOI基底由硅3和二氧化硅2构成，其中，氧化层为厚度B为2微米的二氧化硅2，位于所述SOI基底上面的波导芯层1的材料为硅，高度H为220纳米，波导芯层1上的刻槽深度E均为100纳米，波导芯层1的宽度为W＝20微米，本实施例中打入波导芯层的光为基TE模。

本实施例中的三个光栅耦合器的结构均包含有28个刻槽结构，首先确定能激发光纤LP₀₁模式(图2所示的结构以能激发LP₀₁模式的结构参数为基准)和LP_11a模式的28个刻槽的位置p_i和宽度w_i(i＝1～28)如表1示。图1所示的光栅耦合器中，D₁＝3287纳米。

表1

在得到激发光纤LP₀₁模式和LP_11a模式的光栅耦合器结构参数的基础上，将光栅刻槽左右两部分错位距离D₂＝280纳米，这样可以得到如图2用于激发LP_11b模式的结构和图3用于激发LP_21b模式的结构。

图4、图5和图6是分别在上述参数基础上得到的三种结构耦合出的光场分布，这些光场分布分别和少模光纤中的LP_11a，LP_11b，LP_21b模式分布相似，这说明可以高效的激发光纤中这些模式的产生。

图7是得到的上述三种结构在不同波长下激发光纤中对应模式的耦合效率。

本发明提出的三种光栅耦合器结构，其中刻槽的加工易于实现，可以通过改变刻槽的布局从而实现具有不同模式功能的光栅耦合器，为实现大容量光通信如模分复用提供了基础。

尽管上面结合附图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中所选材料和尺寸并不是实施本发明所必须的。本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下，还可以做出很多变形，这些均属于本发明的保护之内。