首页> 中国专利> 混合并行串行存储器系统中的多序列冲突减少

混合并行串行存储器系统中的多序列冲突减少

页面导航

摘要
著录项
法律信息
相似文献

摘要

公开了用于在混合并行/串行存储器系统中分配存储器的系统、方法和计算机程序。一种方法包括：以第一存储器序列中的专用串行访问区域和第二存储器序列中的专用并行访问区域，配置针对多序列存储器系统的存储器地址映射。接收到针对虚拟存储器页的请求。如果请求包括性能提示，则虚拟存储器页被选择性地指派给第一存储器序列中的专用串行访问和第二存储器序列中的专用并行访问区域中的空闲物理页。

著录项

公开/公告号CN108713193A

专利类型发明专利
公开/公告日2018-10-26

原文格式PDF
申请/专利权人高通股份有限公司;
展开▼

申请/专利号CN201780016037.5
发明设计人 D·T·全;Y·李;J·加法里;A·安萨里;
展开▼

申请日2017-02-09
分类号
代理机构永新专利商标代理有限公司;
代理人张扬
地址美国加利福尼亚
入库时间 2023-06-19 07:00:22

法律信息

法律状态公告日

法律状态信息

法律状态
2018-11-20

实质审查的生效 IPC(主分类):G06F12/02 申请日:20170209

实质审查的生效
2018-10-26

公开

公开

相似文献

专利
中文文献
外文文献

1. 混合并行串行存储器系统中的多序列冲突减少 [P] . 中国专利： CN108713193A . 2018-10-26
2. 具有混合串行及并行搜索的内容可寻址存储器及其搜索方法 [P] . 中国专利： CN101317234B . 2012.02.29
3. MULTI-RANK COLLISION REDUCTION IN A HYBRID PARALLEL-SERIAL MEMORY SYSTEM [P] . 欧洲知识产权局专利： EP3427153A1 . 2019-01-16

机译：混合并行串行存储系统中的多级碰撞减少
4. MULTI-RANK COLLISION REDUCTION IN A HYBRID PARALLEL-SERIAL MEMORY SYSTEM [P] . 世界知识产权组织专利： WO2017155662A1 . 2017-09-14

机译：混合并行串行存储系统中的多级碰撞减少
5. MULTI-RANK COLLISION REDUCTION IN A HYBRID PARALLEL-SERIAL MEMORY SYSTEM [P] . 美国专利： US2017262367A1 . 2017-09-14

机译：混合并行串行存储系统中的多级碰撞减少