首页> 中国专利> 一种存内数值计算加速器及存内数值计算方法

一种存内数值计算加速器及存内数值计算方法

页面导航

摘要
著录项
相似文献

摘要

本发明公开了一种存内数值计算加速器及存内数值计算方法，包括外部控制模块和存内计算模块；其中，所述存内计算模块包括非易失性存储器阵列；基于数值迭代算法和非易失性存储器的存算一体化特性，由非易失性存储器阵列执行数据密集型矢量矩阵乘法运算，由外部控制单元执行数值迭代算法的控制，由于大多数数值问题在求解上均可使用含有矢量矩阵乘法运算的数值算法，因此该数值计算加速器可广泛适用于线性方程的求解、线性方程组的求解、定态/时变偏微分方程的求解、矩阵特征值及特征向量的求解、曲线最小二层拟合问题的求解、线性回归方程的求解等任务，系统可重构性较高。另外，该存内数值计算加速器可以兼容多种非易失性存储器，可扩展性较强。

著录项

公开/公告号CN111984921A

专利类型发明专利
公开/公告日2020-11-24

原文格式PDF
申请/专利权人华中科技大学;
展开▼

申请/专利号CN202010879915.X
发明设计人李祎;李健聪;缪向水;
展开▼

申请日2020-08-27
分类号G06F17/16(20060101);G06F7/523(20060101);
代理机构42201 华中科技大学专利中心;
代理人李智
地址 430074 湖北省武汉市洪山区珞喻路1037号
入库时间 2023-06-19 08:04:59

相似文献

专利
中文文献
外文文献

1. 一种存内数值计算加速器及存内数值计算方法 [P] . 中国专利： CN111984921A . 2020-11-24
2. 一种存内计算位单元及存内计算装置 [P] . 中国专利： CN112558919B . 2021.05.18
3. Structure and method of latchup robustness with placement of through wafer via within CMOS circuitry [P] . US10978452B2 . 2021-04-13

机译：通过在CMOS电路内通过晶片放置的锁存鲁棒性的结构和方法
4. ACCELERATING BINARY NEURAL NETWORKS WITHIN LATCH STRUCTURE OF NON-VOLATILE MEMORY DEVICES [P] . US2021397930A1 . 2021-12-23

机译：在非易失性存储器设备的锁存结构内加速二元神经网络
5. Managing memory pages based on free page hints [P] . 美国专利： US9280486B2 . 2016-03-08

机译：根据空闲页面提示管理内存页面