计算装置、乘积累加运算装置、乘积累加运算电路和乘积累加运算系统

技术领域

本技术涉及计算装置、乘积累加运算装置、乘积累加运算电路和乘积累加运算系统，其适用于使用模拟系统的乘积累加运算。

背景技术

过去，已经开发了用于执行乘积累加运算的技术。乘积累加运算是将多个输入值中的每一个乘以权重并将乘法结果彼此相加的运算，并且用于例如通过神经网络等识别图像和语音的处理。

例如，专利文献1描述了由模拟系统执行乘积累加运算处理的模拟电路。在该模拟电路中，设置对应于多个电信号中的每一个的权重。此外，输出与相应电信号和权重对应的电荷，并且输出的电荷被适当地累积在电容器中。然后，基于在累积电荷的电容器的电压，来计算表示乘积累加结果的待计算值。结果，例如，与使用数字系统的处理相比，可以减少乘积累加运算消耗的功率(专利文献1的说明书的[0003]、[0049]至[0053]和[0062]段和图3等)。

引用列表

专利文献

专利文献1：WO2018/034163。

发明内容

技术问题

使用模拟系统的这种电路的使用期望使得神经网络等的功耗更低，并且需要一种能够容易地集成执行乘积累加运算的模拟系统的电路的技术。

鉴于上述情况，本技术的目的是提供一种计算装置、乘积累加运算装置、乘积累加运算电路和乘积累加运算系统，其能够容易地集成执行乘积累加运算的模拟系统的电路。

问题的解决方案

为了实现上述目的，根据本技术的实施例的计算装置包括：多条输入线；以及乘积累加运算装置。

电信号被输入到多条输入线。

乘积累加运算装置包括：一对输出线；多个乘法单元，包括：加权单元，基于输入到多条输入线的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；保持单元，保持二进制状态；以及开关单元，基于所保持的二进制状态，将由加权单元生成的电荷输出到一对输出线中的一条；累积单元，累积由多个乘法单元输出到一对输出线的电荷；以及输出单元，基于累积的电荷，输出表示乘积值之和的乘积累加信号。

在该计算装置中，电信号被输入到多条输入线。乘积累加运算装置的多个乘法单元生成与通过将电信号的信号值乘以加权值而获得的乘积值相对应的电荷。基于保持二进制状态的保持单元的状态，所生成的电荷被输入到一对输出线中的一条。从多个乘法单元中的每一个输出的电荷被累积，并且基于累积的电荷输出乘积累加信号。乘法单元的这种配置可以使用用于产生集成电路等的技术来集成，使得可以容易地集成执行乘积累加运算的模拟系统的电路。

加权单元可以包括MOS晶体管，晶体管包括输入端、输出端和用于控制输入端和输出端之间导通的栅极端。

结果，可以通过使用用于生产MOS晶体管等的技术来容易地配置加权单元，并且容易地集成执行乘积累加运算的模拟系统的电路。

加权值可以通过输入端和输出端之间的电阻来设置。

结果，例如，通过适当地设置加权值，可以适当地控制对应于乘积值的电荷量。结果，可以适当地执行乘积累加运算。

保持单元可以第一端子和第二端子，其基于保持的二进制状态切换并输出两种类型的电压，使得电压彼此不同。

结果，例如，可以根据二进制状态适当地执行切换控制，并且适当地执行乘积累加运算。

栅极端可以连接到输入线。在这种情况下，输入端可以连接到第一端子、第二端子和预定恒压源中的一者。

结果，例如，可以稳定输入端的电势，并提高处理的稳定性。

输入端可以连接到输入线。在这种情况下，栅极端可以连接到第一端子、第二端子和预定栅极电压源中的一者。

结果，例如，可以将控制栅极端的线路和传输电信号和电荷的线路彼此分开，并且抑制GND噪声等的影响。

加权单元可以包括连接到同一输入线的第一MOS晶体管和第二MOS晶体管。在这种情况下，开关单元可以包括第一MOS晶体管和第二MOS晶体管。

结果，可以抑制所需的MOS晶体管的数量等。结果，可以减小装置面积，并增加元件密度。

一对输出线可以包括第一输出线和第二输出线。在这种情况下，开关单元可以包括将输出端和第一输出线彼此连接的第一开关元件、以及将输出端和第二输出线彼此连接的第二开关元件。

结果，可以适当地切换输出端的连接目的地，并且适当地执行乘积累加运算。

保持单元可以连接到输入端。在这种情况下，加权单元可以从输入端输出用于控制保持单元的二进制状态的控制信号。

结果，可以抑制所需的MOS晶体管的数量等。结果，可以减小装置面积，并增加元件密度。

加权单元可以产生对应于通过将信号值乘以加权值的绝对值而获得的乘积值的电荷。在这种情况下，保持单元可以保持与加权值的符号对应的二进制状态。

结果，例如，可以容易地实现乘以正加权值和负加权值的处理，并且以简单的电路配置执行乘法处理。

加权值可以被设置为在多个乘法单元中具有相等绝对值和不同符号的第一值和第二值中的一者。

结果，例如，可以实现二进制化的加权值，其正符号和负符号根据二进制状态来设置。结果，可以执行二进制连接方法的乘积累加运算。

多条输入线可以包括多条输入线中的一对，一对输入线包括第一输入线和第二输入线。在这种情况下，乘法单元可以包括一对输入线中连接到第一输入线的第一加权单元、和连接到第二输入线的第二加权单元。

结果，可以对包括正信号和负信号的双输入电信号执行例如加权处理。结果，可以执行各种方法的乘积累加运算。

乘法单元可以包括：第一开关单元，基于保持的二进制状态，将由第一加权单元生成的电荷输出到一对输出线中的一条；以及第二开关单元，将由第二加权单元生成的电荷输出到一对输出线中的另一条。

结果，可以对包括正信号和负信号的双输入电信号执行例如加权处理。结果，可以执行各种方法的乘积累加运算。

加权单元可以包括控制对应于乘积值的电荷量的高电阻元件。

结果，例如，可以控制累积单元中累积的电荷量，并以期望的精度计算乘积累加结果。

加权单元可以包括在亚阈值区域中工作的MOS晶体管。

结果，例如，可以控制累积单元中累积的电荷量，并充分抑制乘积累加运算等所需的功耗。

计算装置还可以包括多个乘积累加运算装置，其并联连接到多条输入线中的每一条。

结果，例如，可以同时执行多个乘积累加运算，并且表现出优异的运算性能。

多条输入线可以被布线为与多个乘积累加运算装置中包括的多对输出线交叉。

结果，可以使用输入线和输出线彼此交叉的交叉结构，并且容易地集成执行乘积累加运算的模拟系统的电路。

电信号可以是通过输入时段内的定时或脉冲宽度表示信号值的信号。在这种情况下，乘积累加运算装置可以包括充电单元，其在输入时段之后的输出时段中以恒定充电速度对累积单元进行充电。此外，输出单元可以通过在输出时段中对累积单元的电势执行阈值确定来输出乘积累加信号。

结果，可以以高精度容易地检测累积在累积单元中的电荷。结果，可以容易地以高精度产生乘积累加信号。

充电单元可以在输入时段中将累积单元连接到一对输出线，并且可以在输出时段中将累积单元连接到电流源，电流源提供对应于恒定充电速度的电流。

结果，可以在输入时段中适当地累积电荷，在输出时段中适当地读取电荷，并且适当地执行乘积累加运算。

充电单元可以在输入时段之前将累积单元连接到GND。

结果，例如，可以通过将累积单元中累积的电荷等设置为零来初始化累积状态，并且重复执行适当的计算处理。

根据本技术的实施例的乘积累加运算装置包括：一对输出线；多个乘法单元；累积单元；以及输出单元。

乘法单元包括：加权单元，基于输入到多条输入线的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；保持单元，保持二进制状态；以及开关单元，基于所保持的二进制状态，将由加权单元生成的电荷输出到一对输出线中的一条，

累积单元累积由多个乘法单元输出到一对输出线的电荷。

输出单元基于累积的电荷，输出表示乘积值之和的乘积累加信号。

根据本技术的实施例的乘积累加运算电路包括：一对输出线；多个乘法单元；累积单元；以及输出单元。

乘法单元包括：加权单元，基于输入到多条输入线的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；保持单元，保持二进制状态；以及开关单元，基于所保持的二进制状态，将由加权单元生成的电荷输出到一对输出线中的一条。

累积单元累积由多个乘法单元输出到一对输出线的电荷。

输出单元基于累积的电荷，输出表示乘积值之和的乘积累加信号。

根据本技术的实施例的乘积累加运算系统包括：多条输入线；多个模拟电路；以及网络电路。

电信号被输入到多条输入线。

多个模拟电路包括：一对输出线；多个乘法单元，包括加权单元，加权单元基于输入到多条输入线的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；保持单元，保持二进制状态；以及开关单元，基于所保持的二进制状态，将由加权单元生成的电荷输出到一对输出线中的一条；累积单元，累积由多个乘法单元输出到一对输出线的电荷；以及输出单元，基于累积的电荷，输出表示乘积值之和的乘积累加信号。

网络电路通过连接多个模拟电路来配置。

发明的有利效果

如上所述，根据本技术，可以容易地集成执行乘积累加运算的模拟系统的电路。应当注意，此处描述的效果不一定是限制性的，并且可以提供本公开中描述的任何效果。

附图说明

图1是示出根据本技术的第一实施例的计算装置的配置示例的示意图；

图2是示出输入到模拟电路的电信号的示例的示意图；

图3是示出计算装置的具体配置示例的示意图；

图4是示出神经元电路的配置示例的示意图；

图5是示出突触电路的配置示例的电路图；

图6是示出突触电路的操作示例的时序图；

图7是示出向轴突线输入电信号的输入电路的示例的电路图；

图8是示出输入电路的操作示例的时序图；

图9是示出实现ReLU函数的函数电路的示例的电路图；

图10是示出函数电路的操作示例的时序图；

图11是示出突触电路的另一配置示例的电路图；

图12是示出根据第二实施例的计算装置的配置示例的示意图；

图13是示出输入到模拟电路的电信号的示例的示意图；

图14是示出计算装置的具体配置示例的示意图；

图15是示出神经元电路的配置示例的示意图；

图16是示出突触电路的配置示例的电路图；

图17是示出突触电路的操作示例的时序图；

图18是示出向±轴突线输入电信号的输入电路的示例的电路图；

图19是示出输入电路的操作示例的时序图；

图20是示出实现ReLU函数的函数电路的示例的电路图；

图21是示出突触电路的另一配置示例的电路图；

图22是示出突触电路的另一配置示例的电路图；

图23是示出突触电路的另一配置示例的电路图；

图24是示出突触电路的另一配置示例的电路图；

图25是示出突触电路的另一配置示例的电路图；

图26是示出图4所示的神经元电路的具体配置示例的电路图；

图27是示出图26所示的神经元电路的操作示例的时序图；

图28是示出图15所示的神经元电路的具体配置示例的电路图；

图29是示出图28所示的神经元电路的操作示例的时序图；

图30是示出图28所示的神经元电路的另一操作示例的时序图。

具体实施方式

<第一实施例>

[计算装置的配置]

图1是示出根据本技术的第一实施例的计算装置的配置示例的示意图。计算装置100是使用模拟系统的计算装置，其执行包括乘积累加运算的预定计算处理。例如，通过使用计算装置100，可以根据诸如神经网络的数学模型来执行计算处理。

计算装置100包括多条信号线1、多个输入单元2和多个模拟电路3。每条信号线1是传输预定方法的电信号的线路。作为电信号，例如，使用模拟信号，该模拟信号使用模拟量(例如，脉冲的定时和宽度)表示信号值。将在下面详细描述电信号的方法。在图1中通过箭头示意性地示出电信号传输的方向。在该实施例中，模拟电路3对应于乘积累加运算装置。

例如，多条信号线1连接到一个模拟电路3。将电信号传输到模拟电路3的信号线1是输入信号线，电信号被输入到信号线1所连接的模拟电路3。此外，传输从模拟电路3输出的电信号的信号线1是输出信号线，从该输出信号线为信号线1所连接的模拟电路3输出电信号。在该实施例中，输入信号线对应于输入线。

多个输入单元2中的每一个产生与输入数据4对应的多个电信号。输入数据4例如是要使用由计算装置100实现的神经网络等来处理的数据。因此，也可以认为，根据输入数据4的多个电信号的相应信号值是计算装置100的输入值。

作为输入数据4，例如，使用要由计算装置100处理的任意数据，例如，图像数据、音频数据和统计数据。例如，在图像数据用作输入数据4的情况下，生成图像数据的每个像素的具有对应于像素值(RGB值、亮度值等)的信号值的电信号。另外，根据输入数据4的类型和计算装置100的处理内容，可以适当地生成与输入数据4对应的电信号。

模拟电路3是使用模拟系统的电路，其基于输入电信号执行乘积累加运算。乘积累加运算例如是将通过将多个输入值乘以与输入值对应的加权值而获得的多个乘积值相加的运算。因此，也可以认为，乘积累加运算是计算相应乘积值之和(以下称为乘积累加结果)的处理。

如图1所示，多条输入信号线连接到一个模拟电路3，并且向模拟电路3提供多个电信号。根据该实施例，模拟电路和多条输入信号线构成乘积累加运算电路。此外，从每个输入信号线输入多个电信号，因此，根据该实施例的乘积累加运算方法由乘积累加运算电路(模拟电路3)执行。

在下文中，假设输入到一个模拟电路3的电信号的总数是N。注意，根据例如计算处理的模型、精度等，为每个电路适当地设置要输入到每个模拟电路3的电信号的数量N。

在模拟电路3中，例如，计算w

[数学公式1]

加权值w

此外，例如，设置加权值w

在神经网络等中，可以使用称为二进制连接(binary connection)的方法，该方法将加权值w

如上所述，在二进制连接中，加权值w

信号值x

在图1所示的示例中，从一个信号源(输入单元2、模拟电路3)输出单个电信号(单个信号值x

因此，例如，在图1所示的计算装置100中，M个输入信号线连接到与M个信号源连接的模拟电路3。在这种情况下，输入到模拟电路3的电信号的总数N是M。注意，一对正和负电信号(一对信号值x

如图1所示，计算装置100具有分层结构，其中，在多个层的每一层中设置多个模拟电路3。通过配置模拟电路3的层结构，例如，构建多层感知器型神经网络等。适当地设计每层中设置的模拟电路的数量、层数等，使得例如可以执行期望的处理。在下文中，在某些情况下，在第j级的层中设置的模拟电路3的数量将被称为N

例如，由N个输入单元2产生的N个电信号被输入到设置在第一级的层(最低层)中的每个模拟电路3。第一级中的每个模拟电路3计算与输入数据的信号值x

表示在第一级中计算的乘积累加结果的N

通过这种方式，在计算装置100中，基于下层中的模拟电路3计算的乘积累加结果，计算上层中的模拟电路3的乘积累加结果。这样的处理被执行多次，并且从顶层(图1中的第三级的层)中包括的模拟电路3输出处理结果。结果，例如，可以执行诸如基于通过对猫进行成像而获得的图像数据(输入数据4)来确定对象是猫的图像识别的处理。

如上所述，通过适当地连接多个模拟电路3，可以形成期望的网络电路。网络电路用作数据流处理系统，用于通过例如传递信号来执行计算处理。在网络电路中，可以通过适当地设置例如加权值(突触连接)来实现各种处理功能。利用该网络电路，构建了根据该实施例的乘积累加运算系统。

注意，将模拟电路3彼此连接的方法等不受限制，并且例如，多个模拟电路3可以适当地彼此连接，从而可以执行期望的处理。例如，即使在模拟电路3彼此连接以构成不同于分层结构的另一结构的情况下，本技术也是适用的。

在以上描述中，已经描述了在下层中计算的乘积累加结果原样输入到上层的配置。本发明不限于此。例如，可以对乘积累加结果执行转换处理等。例如，在神经网络模型中，诸如使用激活函数对每个模拟电路3的乘积累加结果执行非线性转换并将转换结果输入到上层的处理被执行。

在计算装置100中，例如，使用通过激活函数对电信号执行非线性变换的函数电路5。函数电路5例如是设置在下层和上层之间的电路，适当地转换要输入的电信号的信号值，并根据转换结果输出电信号。例如，为每条信号线1提供函数电路5。函数电路5的数量、设置等根据例如计算装置100中实现的数学模型来适当设置。

作为激活函数，例如，使用ReLU函数(斜坡函数)等。在ReLU函数中，在例如信号值x

图2是示出输入到模拟电路3的电信号的示例的示意图。图2示意性地示出了表示输入到一个模拟电路3的多个电信号的波形的曲线图。曲线图的横轴表示时间轴，纵轴表示电信号的电压。注意，每个曲线图的时间轴是公共的。

在该实施例中，使用利用脉宽调制(PWM)系统的电信号。例如，PWM系统是一种使用脉冲波形的脉冲宽度τ

此外，在预定的输入时段T期间，电信号被输入到模拟电路3。更具体地，相应电信号被输入到模拟电路3，使得电信号的脉冲波形落在输入时段T内。因此，电信号的脉冲宽度的最大值类似于输入时段T。注意，输入相应脉冲波形(电信号)的定时等不受限制，只要脉冲波形落在输入时段T内。

在PWM系统中，例如，脉冲宽度τ

图3是示出计算装置100的具体配置示例的示意图。图3是用于实现例如图1所示的计算装置100的电路的设置示例，并且示意性地示出了在计算装置100的一层中设置的多个模拟电路3。

模拟电路3均包括一对输出线7、多个突触电路8和神经元电路9。如图3所示，一个模拟电路3被配置为在预定方向(图中的纵向)上延伸。沿纵向延伸的模拟电路3沿横向并排排列，从而形成一层。在下文中，设置在图中最左侧的模拟电路3将被称为第一模拟电路3。此外，模拟电路3延伸的方向在某些情况下被称为延伸方向。

一对输出线7沿着延伸方向彼此隔开。一对输出线7包括正输出线7a和负输出线7b。输出线7a和7b中的每一个经由多个突触电路8连接到神经元电路9。正输出线7a对应于第一输出线，以及负输出线7b对应于第二输出线。

突触电路8计算由电信号表示的信号值x

如下所述，为突触电路8设置正加权值w

如上所述，突触电路8被配置为根据加权值w

在该实施例中，单个输入信号线6和一对输出线7连接到一个突触电路8。即，单个电信号被输入到一个突触电路8，并且与基于输入电信号计算的乘积值对应的电荷被输出到一条输出线7。因此，突触电路8是连接到单输入信号线6和一对输出线7a和7b的单输入双输出电路。

在一个模拟电路3中，多个突触电路8沿着一对输出线7设置。每个突触电路8并行连接到输出线7a(输出线7b)。在下文中，设置在输出线7的最下游侧(连接到神经元电路9的一侧)的突触电路8将被称为第一突触电路。

如图3所示，多条输入信号线6被设置成与多个模拟电路3的多对输出线7交叉。通常，输入信号线6垂直于相应的输出线7设置。即，计算装置100具有输入信号线6和输出线7彼此交叉的交叉配置。例如，通过使用交叉配置，模拟电路3等可以高密度集成。

此外，在计算装置100中，每个模拟电路3中包括的第j个突触电路8并联连接到第j个输入信号线6。因此，类似的电信号被输入到连接至同一输入信号线6的突触电路8。结果，可以实现下层中包括的一个信号源连接到上层中包括的多个模拟电路3的配置(参见图1)。

注意，在图3所示的示例中，下层中包括的模拟电路3(前神经元)被示意性地示出为向每个输入信号线6输入电信号的信号源。本技术不限于此，例如，即使在输入单元2用作信号源的情况下，也可以使用交叉配置。

如上所述，在计算装置100中，多个模拟电路3并行连接到多条输入信号线6的每一条。结果，例如，可以将电信号并行输入到每个模拟电路3(每个突触电路8)，并且加速计算处理。结果，可以表现出优异的运算性能。

神经元电路9基于由每个突触电路8计算的乘积值，计算公式(数学公式1)中所示的乘积累加结果。具体而言，基于输入的电荷，经由一对输出线7输出表示乘积累加结果的电信号(乘积累加信号)。

图4是示出神经元电路9的配置示例的示意图。神经元电路9包括累积单元11和输出单元12。图4示出了连接到一对输出线7和单条输出信号线10的双输入单输出神经元电路9。注意，在某些情况下，双输入双输出电路等可以用作神经元电路9(参见图15)。

累积单元11累积由多个突触电路8输出到一对输出线7的电荷。累积单元11包括两个电容器13a和13b。电容器13a连接在正输出线7a和GND之间。此外，电容器13b连接在负输出线7b和GND之间。因此，从输出线7a和输出线7b流入的电荷分别累积在电容器13a和电容器13b中。

例如，当电信号的输入时段T已经过去时，电容器13a中累积的电荷是对应于与正加权值w

例如，当电荷累积在电容器13a中时，正输出线7a相对于GND的电势增加。因此，正输出线7a的电势具有对应于电荷的总和σ

输出单元12基于累积单元11中累积的电荷，输出表示乘积值之和(w

[数学公式2]

在此处，N

在图4所示的示例中，输出单元12生成例如表示整体乘积累加结果的一个信号作为乘积累加信号。具体地，通过适当地参考累积单元11(电容器13a和13b)中累积的电荷，计算正乘积累加结果和负乘积累加结果，并且从它们之间的差值计算整体乘积累加结果。此外，例如，可以生成分别表示正乘积累加结果和负乘积累加结果的正乘积累加信号和负乘积累加信号的两个信号，作为乘积累加信号。

参考在累积单元11中累积的电荷的方法不受限制。例如，将对在一个电容器13中累积的电荷进行检测的方法进行描述。在使用PWM电信号的情况下，在输入时段T期间，对应于乘积值的电荷累积在电容器13中。即，在输入时段T之前和之后，不进行对应于乘积值的电荷的累积。

例如，在输入时段T之后，电容器13以预定的充电速度充电。此时，使用比较器等来检测当电容器13所连接的输出线7的电势达到预定阈值电势时的定时。例如，开始充电时电荷越多，电势达到阈值电势的定时越早。在输入时段T期间累积的电荷(乘积累加结果)可以基于定时来表示。

如上所述，通过在输入时段T之后对累积单元11(电容器13a和13b)充电，检测表示乘积累加结果的定时。基于检测结果，适当地产生正乘积累加信号、负乘积累加信号或整体乘积累加信号。此外，例如，在输入时段T之后可以直接读取电容器13的电势，以计算乘积累加结果。

图5是示出突触电路8的配置示例的电路图。在下文中，在图3所示的交叉配置中，使用神经科学的术语，从前一级电路施加电信号的输入信号线6将通过使用相同的附图标记被称为轴突线6，并且向后一级电路输出电荷的输出线7将使用相同的附图标记被称为树突线7。注意，正输出线7a将被称为+树突线7a，负输出线7b将被称为-树突线7b。

突触电路8包括第一MOS晶体管20a、第二MOS晶体管20b和触发器电路30。此外，轴突线6、+树突线7a和-树突线7b连接到突触电路8。

第一MOS晶体管20a是P型MOS(金属氧化物半导体)晶体管，并且包括输入端21a、输出端22a和栅极端23a。输入端21a连接到下述触发器电路30的第一端子32a。输出端22a连接到+树突线7a。栅极端23a连接到轴突线6。

栅极端23a是用于控制输入端21a和输出端22a之间的导通的端子。例如，通过控制施加到栅极端23a的电压，可以控制在输入端21a和输出端22a之间的导通是否存在(连接/断开等)以及电阻值。

第二MOS晶体管20b是P型MOS晶体管，并且包括输入端21b、输出端22b和栅极端23b。输入端21b连接到下述触发器电路30的第二端子32b。输出端22b连接到-树突线7b。栅极端23b连接到轴突线6。

作为第一MOS晶体管20a和第二MOS晶体管20b，例如，使用基于相同的设计参数(栅极宽度、栅极长度等)制备的类似的p-MOS晶体管。在本实施例中，第一MOS晶体管20a和第二MOS晶体管20b对应于加权单元。

在该实施例中，第一MOS晶体管20a和第二MOS晶体管20b都是在亚阈值区域中工作的p-MOS晶体管。即，当低于或等于阈值电压Vth的栅极电压被施加到栅极端时，使用每个MOS晶体管20a和MOS晶体管20b。例如，通过将栅极电压设置为等于或低于阈值电压Vth，可以将输入端和输出端之间的电阻R设置得足够高。此外，还可以实现MOS晶体管的整流功能。结果，例如，可以减少从输入端流向输出端的电流，并且显著降低功耗。

触发器电路30是保持二进制状态的电路。在此处，二进制状态例如是由彼此不同的两个值表示的状态。通常，保持0状态或1状态。此外，保持状态可以从0重写为1或者从1重写为0。在该实施例中，触发器电路30对应于保持单元。

触发器电路30包括第一反相器31a、第二反相器31b、第一端子32a和第二端子32b。

一个反相器31是例如通过使用p-MOS和n-MOS配置的电路，并且是反转输入并将反转的输入进行输出的元件。如图5所示，第一反相器31a的输出被输入到第二反相器31b。此外，第二反相器31b的输出被输入到第一反相器31a。施加电源电压Vdd(例如，1.0V)的电源电压线和GND连接到相应的反相器31(两者都未示出)。注意，为每个反相器31提供电源电压线。

第一端子32a是连接到第一反相器31a的输入侧(第二反相器31b的输出侧)的端子。第二端子32b是连接到第一反相器31a的输出侧(第二反相器31b的输入侧)的端子。

在触发器电路30中，例如，保持第一端子32a的电压P为Vdd并且第二端子32b的电压N为0的状态(1状态)。此外，保持第一端子32a的电压P为0并且第二端子32b的电压N为Vdd的状态(0状态)。即(P，N)＝(Vdd，0)处于1状态，(P，N)＝(0，Vdd)处于0状态。

如上所述，第一端子32a和第二端子32b基于触发器电路30中保持的二进制状态切换并输出两种类型的电压，使得电压彼此不同。第一端子32a的电压被施加到第一MOS晶体管20a的输入端21a，并且第二端子32b的电压被施加到第二MOS晶体管20b的输入端21b。

图5所示的突触电路8通过使用包括p-MOS和n-MOS的六个MOS晶体管来配置。此外，五条布线(轴突线6、+树突线7a和-树突线7b以及两条电源电压线)连接到突触电路8。利用这种电路配置，可以充分减小轴突线6和+树突线7a和-树突线7b等的寄生电容。结果，可以抑制一次运算中的充电和放电容量，并显著抑制功耗。

注意，在图5所示的电路图中，对于轴突线6和+树突线7a和-树突线7b，示出了在每条线的权重设置(在图中称为设置)时施加的电压的示例、以及在乘积累加运算(在图中称为运算)时施加的电压的示例。本技术不限于此。可以根据电路的配置来适当地设置施加到每条线的电压，从而可以适当地执行权重设置和乘积累加运算。

图6是示出突触电路8的操作示例的时序图。图6的部分A是设置正加权值w

在该实施例中，对于一个突触电路8，+α或者-α被设置为加权值w

注意，在一层中包括的多个模拟电路3中，为每个突触电路8设置加权值±α。在这种情况下，每个模拟电路3能够输出表示公共标度上的乘积累加结果的信号(乘积累加信号)。在此处，信号的标度例如是表示信号值时的脉冲宽度等的比率。结果，可以容易地实现向下一层等传输数据(乘积累加结果)。

因此，通过将加权值w

此外，在该实施例中，触发器电路30保持对应于加权值w

因此，在为一个突触电路8设置+α的情况下，触发器电路30被设置为1状态。此外，在设置-α的情况下，触发器电路30被设置为0状态。例如，在执行乘积累加运算之前，预先为模拟电路3(每个突触电路8)设置加权值±α。

例如，通过在计算装置100中实现的模拟处理来计算为每个突触电路8设置的加权值。例如，包括计算装置100中使用的节点(模拟电路3)和突触(突触电路8)的二进制连接方法的神经网络模型被虚拟地构建。根据该虚拟模型，计算为每个突触电路8设置的加权值。此外，计算加权值的方法不受限制。

在如图6的部分A所示设置正加权值w

此外，导通信号17被输入到轴突线6。导通信号17是产生使第一MOS晶体管20a和第二MOS晶体管20b处于导通状态的栅极电压的信号。在导通状态下，在输入端和输出端之间形成导通状态，使得信号能够在端子之间流动。注意，由于第一MOS晶体管20a和第二MOS晶体管20b都是p-MOS晶体管，所以它们在栅极电压为0的情况下导通，而在栅极电压为预定正电压(图6的部分A中的Vdd)的情况下截止。

当输入导通信号17时，+树突线7a和触发器电路30的第一端子32a导通，高信号15被施加到第一端子32a。此外，-树突线7b和触发器电路30的第二端子32b导通，并且低信号16被施加到第二端子32b。

结果，当输入导通信号17时，第一端子32a和第二端子32b的电压满足(P，N)＝(Vdd，0)的关系。当导通信号17的输入完成时，每个树突线7和触发器电路30之间的导通被切断。在触发器电路30中，即使在切断之后，也保持(P，N)＝(Vdd，0)的状态，即1状态。结果，为突触电路8设置了正加权值+α。

此外，在如图6的部分B所示设置负加权值w

如上所述，第一MOS晶体管20a和第二MOS晶体管20b从输入端21a和21b输出控制触发器电路30的二进制状态的控制信号。在另一方面，可以认为，第一MOS晶体管20a和第二MOS晶体管20b用作控制用于设置二进制状态的电压施加的栅极元件。

当设置加权值+α/-α时，执行乘积累加运算。图6的部分A和图6的部分B示出了输入时段T中的时序图，在输入时段T中，输入用于乘积累加运算的电信号18。在输入时段T中，电信号被输入到轴突线6。此外，+树突线7a和-树突线7b被配置为具有充分低于Vdd的电压(例如，0.0至0.3V)。

电信号18由例如工作电压Vw表示，该工作电压Vw被设置为使得第一MOS晶体管20a和第二MOS晶体管20b在亚阈值区域中工作。注意，在p-MOS晶体管中，例如，高于阈值电压Vth(例如，0V)并且低于晶体管截止时的正电压(Vdd)的电压，被设置为工作电压Vw。因此，在图6的部分A和图6的部分B所示的示例中，电压降低到低于Vdd的Vw的范围对应于电信号18(脉冲)。

如图5所示，第一MOS晶体管20a和第二MOS晶体管20b连接到同一条轴突线6，并且相应的栅极端23a和23b由单个电信号18控制。例如，当输入电信号18时，在第一MOS晶体管20a的输入端21a和输出端22a之间形成导通状态。类似地，在第二MOS晶体管20b的输入端21b和输出端22b之间形成导通状态。

注意，已经处于导通状态的输入端21a和输出端22a(输入端21b和输出端22b)之间的电阻R，具有对应于工作电压Vw的值的电阻值。此外，由于工作电压Vw是设置在亚阈值区域中的栅极电压，所以电阻R具有高电阻，并且第一MOS晶体管20a和第二MOS晶体管20b用作高电阻元件。在下文中，电阻R将被称为传导电阻R。

已经处于导通状态的第一MOS晶体管20a和第二MOS晶体管20b使得电流可以流动。图6的部分A和图6的部分B示出了由于流过一个突触电路8的电流引起的+树突线7a和-树突线7b的电势的状态。

例如，在设置正加权值+α的情况下，在第一MOS晶体管20a中，输入端21a的电压高于输出端22a的电压。结果，电流(正电荷)从输入端21a(源极)流向输出端22a(漏极)，并输出到+树突线7a。此时，电流量与例如传导电阻R的倒数成比例。

如图6的部分A所示，在设置正加权值+α的突触电路8中，输出到+树突线7a的电荷被累积在累积单元11的电容器13a中，并且+树突线7a的电势增加。只有在施加工作电压Vw(电信号)时，电势才会继续增加。即，电容器13a在类似于脉冲宽度(信号值x

此外，在设置正加权值+α的情况下，在第二MOS晶体管20b中，输入端21b的电压基本上与输出端22b的电压相同，并且电流几乎不流动。因此，如图6的部分A所示，-树突线7b的电势几乎不变。

同时，在设置负加权值-α的情况下，在第二MOS晶体管20b中，输入端21b的电压高于输出端22b的电压。结果，电流(正电荷)从输入端21b(源极)流向输出端22b(漏极)，并被输出到-树突线7a。结果，如图6的部分B所示，-树突线7b的电势在类似于设置负加权值-α的突触电路8中的脉冲宽度的时段内增加。在这种情况下，+树突线7a的电势几乎不变。

如上所述，在突触电路8中，仅在对应于信号值x

例如，当输出电荷的比率是加权值w

如上所述，在该实施例中，第一MOS晶体管20a和第二MOS晶体管20b基于输入到多条轴突线6(输入信号线6)的电信号18，产生与通过将由电信号18表示的信号值x

如上所述，不管加权值w

例如，在设置正加权值+α的情况下，第一MOS晶体管20a向+树突线7a输出电荷。在设置负加权值-α的情况下，第二MOS晶体管20b向-树突线7b输出电荷。即，在突触电路8中，计算具有正加权值+α的乘积值，对应于向+树突线7a输出对应于加权值+α的绝对值α的电荷。此外，计算具有负加权值-α的乘积值，对应于向-树突线7b输出对应于加权值-α的绝对值α的电荷。

如上所述，在本实施例中，基于在触发器电路30中保持的二进制状态，由第一MOS晶体管20a和第二MOS晶体管20b将生成的电荷输出到+树突线7a或-树突线7b。即，可以认为，每个MOS晶体管20a和20b实现根据二进制状态切换输出的处理。在本实施例中，第一MOS晶体管20a和第二MOS晶体管20b构成开关单元。

图7是示出向轴突线6输入电信号的输入电路的示例的电路图。输入电路40用作充电/放电电路，用于向轴突线6充电并适当地输出电信号。例如，如图3所示，输入电路40设置在对应于多条轴突线6(输入信号线6)中的每一条的下层和上层之间。

输入电路40包括信号输入端41、模式输入端42、第一开关43a至第六开关43f、第一反相器44a和第二反相器44b、第一p-MOS 45a和第二p-MOS 45b以及缓冲电路46。这些元件构成输入信号电路47和权重设置电路48。

每个p-MOS 45包括三个端子，三个端子包括一个栅极端。在下文中，在某些情况下，与p-MOS 45的栅极端不同的另外两个端子将被称为一个端子和另一端子。此外，开关43包括三个端子，三个端子包括控制端。在下文中，在某些情况下，与开关43的控制端不同的另外两个端子将被简单地称为一侧和另一侧。

信号输入端41经由第一开关43a连接到第一p-MOS 45a的栅极端，并且连接到与第二p-MOS 45b的栅极端连接的第二反相器44b。第二开关43b的一侧连接到GND，其另一侧连接到第一开关43a的与信号输入端41相对的一侧。

第一p-MOS 45a的一个端子连接到电源电压线(Vdd)，并且其另一端子连接到第三开关43c。第二p-MOS 45b的一个端子连接到工作电压线(Vw)，其另一端子连接到第三开关43c的与第一p-MOS 45a相同的一侧。第三开关43c的与相应p-MOS连接的一侧相对的一侧，连接到轴突线6。包括第一p-MOS 45a和第二p-MOS 45b的电路(图7的上侧的电路)用作输入信号电路47。

此外，信号输入端41经由第四开关43d和第二反相器44连接到缓冲电路46的输入侧。第五开关43e的一侧连接到GND，其另一侧连接在第四开关43和第二反相器44间。缓冲电路46的输出侧经由第六开关43f连接到轴突线6。包括该缓冲电路46的电路(图7的下侧的电路)用作权重设置电路48。

模式输入端42连接到第一开关43a至第六开关43f的控制端。对应于乘积累加运算模式和权重设置模式的逻辑信号被输入到模式输入端42。如图7所示，在乘积累加运算模式中，第一开关43a、第三开关43c和第五开关43e处于导通状态，第二开关43b、第四开关43d和第六开关43f处于断开状态。在选择权重设置模式的情况下，这些开关的导通状态和断开状态被切换。

图8是示出输入电路40的操作示例的时序图。在下文中，施加到第一p-MOS 45a和第二p-MOS 45b的栅极端的电压(栅极电压)将分别被称为Sa和Sw。

在权重设置模式中，例如，缓冲电路46输出Vdd，并且轴突线6的电压被设置为Vdd。此时，正电压控制脉冲被输入到信号输入端41，并且由第二反相器44b产生的控制脉冲的反相输出被输入到缓冲电路46。具有类似于控制脉冲的脉冲宽度的导通信号17由缓冲电路46产生，并输入到轴突线6。

结果，例如，图5所示的第一MOS晶体管20a和第二MOS晶体管20b可以处于导通状态，即导电状态。注意，在权重设置模式中，栅极电压Sa为低(0)，并且第一p-MOS 45a处于导通状态。栅极电压Sw为高(例如，Vdd)，并且第二p-MOS 45a处于截止状态。结果，Vdd被施加到第三开关43。然而，由于第三开关43c处于断开状态，输入信号电路47的输出(Vdd)不输出到轴突线6。

在乘积累加运算模式中，第一开关43a、第三开关43c和第五开关43e处于导通状态，并且由第一p-MOS 45a输出的电压Vdd被施加到轴突线6。即，轴突线6的电压电平为高。在这种情况下，图5所示的第一MOS晶体管20a和第二MOS晶体管20b进入截止状态。

在这种状态下，正电压信号脉冲(表示由前一级电路产生的信号值x

电压Vw是使第一MOS晶体管20a和第二MOS晶体管20b在阈值区域中工作的电压。结果，仅在类似于信号脉冲的脉冲宽度的时段期间，第一MOS晶体管20a和第二MOS晶体管20b处于导通状态，并且执行参考图6描述的乘法处理等。如上所述，通过再次产生在下层输出的电信号(信号脉冲)，可以抑制施加到下层的权重，并且稳定地执行乘积累加运算和权重设置。

图9是示出实现ReLU函数的函数电路5的示例的电路图。图10是示出函数电路5的操作示例的时序图。在图9的部分A和部分B的每一个中，示出了用于实现与PWM系统的电信号相对应的ReLU函数的函数电路5a和函数电路5b的电路图。每个函数电路5a和5b根据图10所示的时序图操作。

如图9的部分A和部分B所示，函数电路5a和函数电路5b均是双输入单输出电路。作为两个输入，使用表示正乘积累加结果的乘积累加信号S

例如，如参考图4所述，通过对电容器13a和电容器13b充电并检测电容器13a和电容器13b的电压超过预定阈值时的定时，来计算正乘积累加结果和负乘积累加结果。例如，通过在超过阈值的定时之后完成输出时段T之前，输出高电压，可以产生表示上升定时的信号值的乘积累加信号。例如，在图10中，与S

如图9的部分A所示，函数电路5a包括反相器51和NOR电路52。NOR电路52是NOR的逻辑门，并且包括输入端53a和53b以及输出端54。对于输入到输入端53a和53b的逻辑值A和B，NOR电路向输出端54输出OR的否定。因此，例如，在(A，B)＝(0，0)的情况下输出1，否则输出0。

在函数电路5a中，正乘积累加信号S

如图9的部分B所示，函数电路5b包括NOR电路52和三个反相器51。在函数电路5b中，正乘积累加信号S

例如，如在函数电路5b中，通过经由两个反相器51(附加反相器)输入负乘积累加信号S

例如，如图10所示，在输入时段T中的时间t

此外，例如，在正乘积累加信号为1并且负乘积累加信号为0的时间t

因此，从函数电路5输出具有脉冲宽度τ

此外，在正乘积累加结果小于负乘积累加结果的情况下，S

函数电路5可以被配置为例如图4所示的输出单元12。或者，可以配置输出正乘积累加信号S

图11是示出突触电路的另一配置示例的电路图。突触电路108包括MOS晶体管120、第一栅极140a、第二栅极140b和触发器电路130。此外，轴突线6、+树突线7a、-树突线7b、工作电压线60(在图中称为VW)和控制线61(在图中称为FF)连接到突触电路108。

MOS晶体管120是在亚阈值区域中工作的P型MOS晶体管，并且包括输入端121、输出端122和栅极端123。输入端121连接到轴突线6。输出端122连接到下述第一栅极140a和第二栅极140b之间的连接点141。栅极端123连接到工作电压线60。在该实施例中，工作电压线60对应于预定栅极电压源。

第一栅极140a和第二栅极140b都是n型MOS晶体管(n-MOS)，并且包括输入端、输出端和栅极端。栅极140a和140b的输入端经由连接点141相互连接。MOS晶体管120的输出端122连接到该连接点。

第一栅极140a的输出端和栅极端分别连接到+树突线7a和触发器电路130的第一端子132a。第二栅极140b的输出端和栅极端分别连接到-树突线7b和触发器电路130的第二端子132b。

在突触电路108中，MOS晶体管120的输出端122和+树突线7a通过第一栅极140a彼此连接。此外，MOS晶体管120的输出端122和-树突线7b通过第二栅极140b相互连接。在突触电路108中，第一栅极140a对应于第一开关元件，第二栅极140b对应于第二开关元件。

触发器电路130包括第一反相器131a、第二反相器132b、第一端子132a和第二端子132b。此外，触发器电路130包括设置栅极133、设置反相器134和输入栅极135。

第一反相器131a的输出被输入到第二反相器131b。此外，第二反相器131b的输出经由设置栅极133的信号线输入到第一反相器131a。第一端子132a是连接到第一反相器131a的输入侧的端子。第二端子132b是连接到第一反相器131a的输出侧的端子。

设置栅极133是通过使用n-MOS和p-MOS配置的传输门(双向开关)。在设置栅极133中，MOS并联连接，使得输入端和输出端共享。在下文中，从输入端到输出端的线将被称为信号线。注意，在信号线中，连接到第二反相器131的输出侧的端子是输入端。

设置反相器134的输入侧连接到控制线61，并且其输出侧连接到设置栅极133的p-MOS的栅极端。此外，设置反相器134的n-MOS的栅极端连接到控制线。

输入栅极135是p-MOS，并且包括输入端、输出端和栅极端。在输入栅极135中，输入端连接到工作电压线60，输出端连接到第一端子(第一反相器131a的输入侧)。此外，栅极端连接到控制线61。设置栅极133、设置反相器134和输入栅极135是用于设置由第一反相器131a和第二反相器131b保持的二进制状态的电路。

在乘积累加运算模式中，工作电压Vw被施加到工作电压线60，并且MOS晶体管120进入导通状态并在亚阈值区域中工作。输入到轴突线6的电信号被输入到MOS晶体管120的输入端121。MOS晶体管120产生电荷，该电荷对应于通过将由电信号表示的信号值x

此外，为突触电路108设置正加权值+α和负加权值-α，并且触发器电路130保持对应于正加权值+α的状态和对应于负加权值-α的状态。在设置正加权值+α的情况下，第一端子132a的电压P和第二端子132b的电压N满足(P，N)＝(Vdd，0)的关系。此外，在设置负加权值-α的情况下，(P，N)＝(0，Vdd)。

例如，在设置正加权值+α的情况下，将P＝Vdd作为栅极电压施加到作为n-MOS的第一栅极140a，并且第一栅极140a进入导通状态。此外，0作为栅极电压被施加到作为n-MOS的第二栅极140b，并且第二栅极140b进入截止状态。在这种情况下，由MOS晶体管120生成的电荷经由第一栅极140a输出到+树突线7a。类似地，在设置负加权值-α的情况下，第二栅极140b进入导通状态，并且第一栅极140a进入截止状态。在这种情况下，由MOS晶体管120生成的电荷经由第二栅极140b输出到-树突线7b。

如上所述，在突触电路108中，基于触发器电路130中保持的二进制状态，由第一栅极140a和第二栅极140b将由MOS晶体管120生成的电荷输出到+树突线7a或-树突线7b。在突触电路108中，MOS晶体管120用作加权单元，第一栅极140a和第二栅极140b用作开关单元。

在权重设置模式中，类似于电源电压Vdd的电压(例如，1.0V)被施加到控制线61。结果，连接到控制线61的设置栅极133和输入栅极135进入导通状态。在这种状态下，用于设置二进制状态的控制信号(导通信号和截止信号)被输入到工作电压线60。

例如，在设置正加权值+α的情况下，类似于电源电压Vdd的电压被施加到工作电压线60。结果，(P，N)＝(Vdd，0)，实现了对应于正加权值+α的状态。此外，在设置负加权值-α的情况下，电压0被施加到工作电压线60。结果，(P，N)＝(0，Vdd)，实现了对应于负加权值-α的状态。

当设置加权值±α时，控制线61的电压被设置为0。结果，设置栅极133和输入栅极135进入截止状态。注意，第一反相器131a和第二反相器131b保持与加权值±α对应的状态。

图11所示的突触电路108通过使用12个MOS晶体管来配置。此外，七条布线(轴突线6、+树突线7a和-树突线7b、两条电源电压线、控制线61和工作电压线60)连接到突触电路108。在该配置中，例如，通过使用工作电压线60来设置触发器电路130中保持的二进制状态。结果，可以减少布线的数量，并提高电路的集成度等。例如，可以采用这样的配置。

如上所述，在根据本实施例的计算装置100中，电信号被输入到多条输入信号线6(轴突线6)。模拟电路3中的多个突触电路产生与电信号的信号值x

在使用模拟电路形成神经网络等的情况下，例如，需要大量电路执行将加权值乘以信号值的处理(即，对应于突触连接的处理)。在模拟电路中，这种电路需要以高集成效率适当地连接和集成。

在本实施例中，构成模拟电路3的相应单元(突触电路8和108、神经元电路9、输入电路40、函数电路5等)可以通过使用p-MOS晶体管和n-MOS晶体管来配置。即，例如，通过使用用于生产CMOS(互补金属氧化物半导体)集成电路的技术，可以容易地集成模拟电路3。例如，这使得可以大规模集成高可靠性模拟电路。

如参考图3等所述，在该实施例中，在相应层中包括的模拟电路3可以通过使用交叉配置来实现。这使得可以容易地实现例如具有大量层的深度神经网络。

如参考图5和图11所述，在突触电路8和108中，分别使用存储在触发器电路30和130中的状态，来执行与正加权+α和负加权值-α相乘的处理。例如，可以通过使用用于生产SRAM(静态随机存取存储器)的技术来容易地实现这种配置。这使得能够以高密度集成大量突触电路8和108，并且提供例如专用于图像识别、语音识别等的小型集成电路。

例如，为了实现低能耗运算，期望+树突线7a和-树突线7b的电容(包括后续级中电路的输入电容)为低。即，可以通过减少输入到相应树突线7的电荷来抑制功耗。

如上所述，在突触电路8和108中，在亚阈值区域中工作的MOS晶体管连接到+树突线7a和-树突线7b。因此，高传导电阻R设置在+树突线7a和-树突线7b与后续级的电路之间，并且流入+树突线7a和-树突线7b的电荷可以减少。结果，可以获得足够的处理时间并提高操作精度。

此外，通过减少电荷，可以减少累积电荷所需的电容器13的电容，并且使用具有适于集成的尺寸的电容器13等。可替代地，可以根据电容器13的电容等减少电荷。这使得可以确保足够的时间来充电等，并以高分辨率检测乘积累加结果。以这种方式，例如，通过使用在亚阈值区域中工作的MOS晶体管，可以实现能够执行高精度算术运算同时消耗低功率并且尺寸小的计算装置100等。

<第二实施例>

将描述根据本技术的第二实施例的计算装置。在以下描述中，将省略或简化与上述实施例中描述的计算装置100中的配置和效果类似的配置和效果的描述。

图12是示出根据第二实施例的计算装置的配置示例的示意图。在图12所示的计算装置200中，从一个模拟电路203(信号源)输出一对电信号。因此，例如，2×M个输入信号线6(信号线1)连接到与M个模拟电路203连接的上层中的模拟电路203。在这种情况下，输入到上层模拟电路203的电信号的总数N满足N＝2×M的关系。

一对电信号包括例如表示正信号值x

例如，传输正电信号的多条正信号线1a和传输负电信号的多条负信号线1b连接到一个信号源的输出侧。相同的正电信号被输入到多条正信号线1a。此外，相同的负电信号被输入到多条负信号线1b。在图12中，正信号线1a(正输入信号线6a)连接到模拟电路203的连接点，该连接点由白色圆圈表示。此外，负信号线1b(负输入信号线6b)连接到模拟电路203的连接点，该连接点由黑色圆圈表示。

如上所述，在该实施例中，多条输入信号线6被配置为多对输入信号线6，每对包括正输入信号线6a和负输入信号线6b。在该实施例中，正输入信号线6a对应于第一输入线，负输入信号线6b对应于第二输入线。

例如，模拟电路203输出表示作为正乘积值的总和的正乘积累加结果的电信号(正乘积累加信号S

注意，可以使用从相应输入单元2(信号源)输出一对电信号的配置。例如，输入单元2输出表示与输入数据4对应的信号值的电信号，作为正电信号，并且输出具有零信号值的电信号，作为负电信号。例如，输入单元2可以以这种方式配置。

如图12所示，计算装置200具有分层结构，在该分层结构中，在多个层的每一层中设置多个模拟电路203。例如，由N个输入单元2产生的N对电信号被输入到在第一级的层中设置的每个模拟电路203。此外，在第一级中计算的N

如上所述，在计算装置200中，由每个模拟电路203基于多对电信号产生一对电信号(正乘积累加结果和负乘积累加结果)，并输出到上层的模拟电路203。这样的处理被执行多次，并且处理结果从最上层(图12中的第三级的层)中包括的模拟电路203输出。

此外，激活函数可以应用于该一对电信号。在图12所示的示例中，例如，双输入双输出函数电路205被适当地设置在下层和上层之间。例如，在实现ReLU函数的函数电路205中，由一对输入的电信号(正乘积累加结果和负乘积累加结果)，来确定作为整体乘积累加结果的信号值x

例如，在信号值x

图13是示出输入到模拟电路203的电信号的示例的示意图。在图13的部分A和图13的部分B中，示意性地示出了表示一对电信号的波形的曲线图。曲线图的横轴表示时间轴，纵轴表示电信号的电压。注意每个曲线图的时间轴是公共的。注意，电信号的系统在图13的部分A和图13的部分B之间有区别。

图13的部分A是表示PWM电信号的波形示例的曲线图。在PWM系统中，信号值x

图13的部分B是表示尖峰定时系统(以下称为TACT系统)的电信号的波形示例的曲线图。TACT系统是一种使用脉冲输入的定时来表示信号值x

例如，在预定输入时段T期间输入该脉冲。信号值x

注意，图13的部分B示出了具有预定脉冲宽度的矩形脉冲，作为电信号。本技术不限于此，并且例如，在特定定时上升并保持导通电平直到获得乘积累加结果的连续脉冲，可以用作电信号。例如，这可以认为是与参考图10描述的正乘积累加信号S

图14是示出计算装置200的具体配置示例的示意图。图14示出了用于实现例如图12所示的计算装置200的电路的设置示例，并且示意性地示出了在计算装置200的一层中设置的多个模拟电路203。

模拟电路203均包括一对输出线7、多个突触电路208和神经元电路209。如图14所示，计算装置200是具有交叉配置(参见图3)的电路，其中，输入信号线6和相应的输出线7彼此垂直地设置。此外，在计算装置200中，正输入信号线6a和负输入信号线6b连接到每个突触电路208。

突触电路208计算由电信号表示的信号值x

因此，可以认为，突触电路208用作切换一对输入信号线6a和6b与一对输出线7a和7b之间的连接的电路。此外，从一对输入信号线6a和6b输入的信号值x

图15是示出神经元电路209的配置示例的示意图。神经元电路209包括累积单元211和输出单元212。图15示出了连接到一对输出线7和一对输出信号线10的双输入双输出神经元电路209。

累积单元211例如以与参考图4描述的累积单元11相同的方式来配置。累积单元211设置有从正输出线7a和负输出线7b输入的电容器213a和213b。用于释放累积电荷的开关、用于执行附加充电的充电电路等适当地连接到电容器213a和213b。

输出单元212基于累积单元211中累积的电荷，输出表示乘积值(w

例如，在使用PWM电信号的情况下，如参考图4所述，在输入时段T期间，与乘积值对应的电荷累积在电容器213中。在这种情况下，电容器213在输入时段T之后被充电，并且使用阈值来检测其电势，从而检测表示乘积累加结果的定时。使用该定时，例如，产生如图10所示的正乘积累加信号S

此外，例如，在使用TACT电信号的情况下，从脉冲的输入定时开始，电荷以恒定速率连续累积。在TACT系统中，信号值x

例如，可以使用电荷被连续累积直到累积电荷的电容器的电势超过预定阈值的配置。在这种情况下，通过检测累积电荷超过预定阈值的定时，生成正乘积累加信号S

因此，在TACT系统中，以与相应加权值w

[数学公式3]

在此处，θ

通常，β

例如，相应电容器213a和213b的阈值θ

[数学公式4]

如(数学公式4)所示，整体乘积累加结果可以被计算为通过从电容器213b的电势超过阈值时的定时t

如上所述，在使用TACT电信号的情况下，通过提供正输入信号线6a和负输入信号线6b来配置双输入双输出突触电路208，可以容易地执行乘积累加结果的计算。结果，例如，可以简化输出单元212的配置，并且例如减小元件尺寸。此外，例如，即使在加权值w

注意，在PWM系统中，如上所述，电容器213a和213b在输入时段T之后被适当充电。该附加充电用于例如补偿(数学公式3)中β

图16是示出突触电路208的配置示例的电路图。在下文中，正输入信号线6a将被称为+轴突线6a，负输入信号线6b将被称为-轴突线6b。此外，正输出线7a将被称为+树突线7a，负输出线7b将被称为-树突线7b。

突触电路208均包括第一MOS晶体管220a、第二MOS晶体管220b、第一栅极240a至第四栅极240d以及触发器电路230。此外，+轴突线6a和-轴突线6b、+树突线7a和-树突线7b、工作电压线60和控制线61连接到突触电路208。

第一MOS晶体管220a和第二MOS晶体管220b均是在亚阈值区域中工作的p-MOS。例如，作为MOS晶体管220a和220b，使用基于相同设计参数(栅极宽度、栅极长度等)制备的类似的p-MOS晶体管。

第一MOS晶体管220a包括输入端221a、输出端222a和栅极端223a。输入端221a连接到+轴突线6a。输出端222a连接到下述第一栅极240a和第二栅极240b之间的连接点241a。栅极端223b连接到工作电压线60。在该实施例中，第一MOS晶体管220a对应于连接到一对输入线的第一输入线的第一加权单元。

第二MOS晶体管220b包括输入端221b、输出端222b和栅极端223b。输入端221b连接到轴突线6。输出端222b连接到下述第三栅极240c和第四栅极240d之间的连接点241b。栅极端223b连接到工作电压线60。在该实施例中，第二MOS晶体管220b对应于连接到一对输入线的第二输入线的第二加权单元。

第一栅极240a至第四栅极240d都是n-MOS，并且包括输入端、输出端和栅极端。例如，作为n-MOS的栅极240a至240d在施加正栅极电压时进入导通状态，并且在栅极电压为0的情况下进入截止状态。

第一栅极240a和第二栅极240b的输入端经由连接点241a相互连接。第一MOS晶体管220a的输出端222a连接到该连接点241a。第一栅极240a的输出端和栅极端分别连接到+树突线7a和触发器电路230的第二端子232b。第二栅极240b的输出端和栅极端分别连接到-树突线7b和触发器电路230的第一端子232a。

第三栅极240c和第四栅极240d的输入端经由连接点241b相互连接。第二MOS晶体管220b的输出端222b连接到该连接点241b。第三栅极240c的输出端和栅极端分别连接到+树突线7a和触发器电路230的第一端子232a。第四栅极240d的输出端和栅极端分别连接到-树突线7b和触发器电路230的第二端子232b。

触发器电路230包括第一反相器231a、第二反相器231b、第一端子232a和第二端子232b。此外，触发器电路230包括设置栅极233、设置反相器234和输入栅极235。例如，触发器电路230被配置为基本上类似于参考图11描述的触发器电路230。

注意，在图16所示的示例中，使用n-MOS和p-MOS配置的传输栅极用作输入栅极235，代替p-MOS。设置反相器234的输出连接到构成输入栅极235的p-MOS的栅极端，控制线61连接到n-MOS的栅极端。此外，第一端子232a(第一反相器231a的输入侧)和工作电压线60经由输入栅极235的信号线彼此连接。

图16所示的突触电路208通过使用16个MOS晶体管来配置。此外，八条布线(+轴突线6a和-轴突线6b、+树突线7a和-树突线7b、两条电源电压线、工作电压线60和控制线61)连接到突触电路208。在该配置中，使用独立的工作电压线60和独立的控制线61。这使得可以稳定地实现权重设置、乘积累加运算和其他处理，并且实现高度可靠的计算装置200。

图17是示出突触电路208的工作示例的时序图。图17的部分A是设置正加权值w

在图17中，示意性地示出了使用PWM电信号的情况下的时序图。例如，下面描述的内容可以应用于使用TACT电信号的情况。

在该实施例中，将+α或-α设置为一个突触电路208的加权值w

在图16所示的突触电路208中，例如，第一端子232a的电压P和第二端子232a的电压N被设置为满足(P，N)＝(0，Vdd)的关系，作为与正加权值+α对应的状态。此外，电压N和电压P被设置为满足(P，N)＝(Vdd，0)的关系，作为对应于负加权值-α的状态。

例如，在设置正加权值+α的情况下，第一栅极240a和第四栅极240d进入导通状态，第二栅极240b和第三栅极240c进入截止状态。此外，例如，在设置负加权值-α的情况下，第二栅极240b和第三栅极240c进入导通状态，第一栅极240a和第四栅极240d进入截止状态。

当执行乘积累加运算时，用于在亚阈值区域中使第一MOS晶体管220a和第二MOS晶体管240b工作的栅极电压Vw，被施加到工作电压线60。此外，+树突线7a和-树突线7b被配置为例如充分低于电源电压Vth。

如图17的部分A所示，假设脉冲宽度为τ

此外，假设脉冲宽度为τ

同时，在设置负加权值-α的情况下，从第一MOS晶体管220a输入到连接点241a的电荷，从处于导通状态的第二栅极240b输出到-树突线7b。类似地，从第二MOS晶体管220b输入到连接点241b的电荷，从处于导通状态的第三栅极240c输出到-树突线7b。

结果，如图17的部分B所示，在设置负加权值-α的突触电路208中，-树突线7b的电势在类似于脉冲宽度τ

因此，在突触电路208中，根据加权值±α的符号来切换+轴突线6a和-轴突线6b的连接目的地。即，在设置正加权值+α的情况下，+轴突线6a和+树突线7a彼此连接，并且-轴突线6a和-树突线7a彼此连接。此外，在设置负加权值-α的情况下，+轴突线6a和-树突线7b彼此连接，并且-轴突线6a和+树突线7a彼此连接。

因此，第一栅极240a和第二栅极240b基于二进制状态，将由第一MOS晶体管220a产生的电荷输出到+树突线7a和-树突线7b中的一者。此外，第二栅极240a和第三栅极240b基于二进制状态，将由第二MOS晶体管220b生成的电荷输出到+树突线7a和-树突线7b中的另一者。在突触电路208中，第一栅极240a和第二栅极240b对应于第一开关单元，第三栅极240c和第四栅极240d对应于第二开关单元。

图18是示出向+轴突线6a和-轴突线6b输入电信号的输入电路的示例的电路图。输入电路270包括正输入信号端子271a、负输入信号端子271b、正输入信号电路272a、负输入信号电路272b、类型输入端273和复位端子274。

表示从前一级电路输出的正信号值x

正输入信号电路272a包括第一p-MOS 275a、第一n-MOS 276a至第四n-MOS 276d和反相器277。第一p-MOS 275a的栅极端连接到正输入信号端子271a。此外，第一p-MOS 275a的一个端子连接到电源电压，另一端子连接到+轴突线6a。

第一n-MOS 276a的栅极端、一个端子和另一端子分别连接到类型输入端子273、+轴突线6a和第二n-MOS 276b的一个端子。第二n-MOS 276b的栅极端和另一端子分别连接到正输入信号端子271a和GND。因此，第一n-MOS 276a和第二n-MOS 276b以所述顺序串联连接在+轴突线6a和GND之间。

第三n-MOS 276c的栅极端、一个端子和另一端子分别连接到反相器277的输出侧、+轴突线6a和第四n-MOS 276d的一个端子。此外，类型输入端子273连接到反相器277的输入侧。第四n-MOS 276b的栅极端和另一端子分别连接到复位端274和GND。因此，第三n-MOS276c和第四n-MOS 276d以所述顺序串联连接在+轴突线6a和GND之间。

负输入信号电路272b包括第二p-MOS 275b和第五n-MOS 276e。第二p-MOS 275b的栅极端连接到负输入信号端子271b。此外，第二p-MOS 275b的一个端子和另一端子分别连接到电源电压和-轴突线6b。第五n-MOS 276e的栅极端、一个端子和另一端子分别连接到复位端274、-轴突线6b和GND。

图19是示出输入电路270的操作示例的时序图。在图19的部分A和图19的部分B中，分别示出了使用TACT电信号和PWM电信号的情况下的时序图。此外，在图19所示的示例中，在正输入信号iXp和负输入信号iXn中，信号值x

如图19的部分A所示，在TACT系统中，类型输入端子273的电压被设置为0(类型＝0)。在这种情况下，正输入信号电路272a的第三n-MOS 276c保持导通状态。注意，在正输入信号电路272a中，在没有输入低电压脉冲的情况下，即正输入信号端子271a处于高电压，第二n-MOS 276b进入导通状态。

当低电压脉冲输入到正输入信号端子271a时，第一p-MOS 275a进入导通状态，并且+轴突线6a根据电源电压Vdd具有正电压。此时，第一p-MOS 275a的输入电容、+轴突线6a的寄生电容等被充电。注意，当输入低电压脉冲时，由于第一n-MOS 276a、第二n-MOS 276b和第四n-MOS 276d处于截止状态，所以+轴突线6a没有连接到GND。

此外，当低电压脉冲输入到负输入信号端子271b时，第二p-MOS 275b进入导通状态，并且-轴突线6a具有对应于电源电压Vdd的正电压。此时，第二p-MOS 275b的输入电容、-轴突线6b的寄生电容等被充电。注意，第五n-MOS 276e处于截止状态，并且-轴突线6b没有连接到GND。

因此，在设置类型＝0的情况下，当输入低电压脉冲时，第一p-MOS 275a和第二p-MOS 275b等的输入电容被充电。因此，即使在每个输入信号端子271a和271b已经具有正电压之后，对应于电源电压Vdd的正电压也被施加到+轴突线6a和-轴突线6b。结果，在输入低电压脉冲的定时之后，可以生成连续保持高电压状态的TACT电信号。

当预定的正电压脉冲(复位信号)输入到复位端子274时，第四n-MOS 276d和第五n-MOS 276e进入导通状态。在这种情况下，例如，在正输入信号电路272a中，连接第三n-MOS276c和第四n-MOS 276d的路径被导通，并且+轴突线6a连接到GND。结果，第一p-MOS 275a的输入电容、+轴突线6a的寄生电容等被放电，并且+轴突线6a的电压为0。

类似地，在负输入信号电路272b中，-轴突线6a经由第五n-MOS 276e连接到GND。结果，第二p-MOS 275b的输入电容、-轴突线6b的寄生电容等被放电，并且-轴突线6b的电压为0。

例如，在输入下一个输入信号的定时之前，输入复位信号。输入复位信号的时间不受限制。例如，可以根据需要输入复位信号，例如，根据一个乘积累加运算处理已经完成的定时、随后的乘积累加运算处理开始的定时等。

如图19的部分B所示，在PWM系统中，类型输入端子273的电压被设置为1(正电压)(类型＝1)。注意，在图19的部分B所示的示例中，没有使用正输入信号端子271b(正输入信号iXn)、-轴突线6b和复位端子274。

当设置类型＝1时，正输入信号电路272a的第一n-MOS 276a保持在导通状态。此外，在没有输入低电压脉冲的情况下，第二n-MOS 276b进入导通状态。在这种情况下，+轴突线6a连接到GND。

当低电压脉冲输入到正输入信号端子271a时，第一p-MOS 275a进入导通状态，第二n-MOS 276b进入截止状态。因此，+轴突线6a与GND断开，并且具有对应于电源电压Vdd的正电压。+轴突线6a的正电压状态持续的时段类似于低电压脉冲的脉冲宽度。

当低压脉冲的输入结束并且正输入信号端子271a的电压增加时，第一p-MOS 275a进入截止状态，第二n-MOS 276b进入导通状态。结果，+轴突线6a重新连接到GND，其电压为0。因此，通过设置类型＝1，可以生成脉宽类似于低压脉冲的PWM电信号。

如上所述，输入电路270能够切换TACT电信号和PWM电信号并生成TACT电信号和PWM电信号。注意，作为输入电路270，例如，可以使用用于生成TACT电信号或PWM电信号的电路。此外，输入电路270的具体配置不受限制，并且可以被适当地配置，使得可以根据例如要使用的电信号的系统来输出期望的电信号。

图20是示出实现ReLU函数的函数电路205的示例的电路图。图20示出了用于实现对应于TACT电信号的ReLU函数的双输入双输出函数电路205。函数电路205应用于例如图12和图14所示的计算装置200。

函数电路205包括ReLU电路250、开关控制电路251、第一开关252a至第四开关252d、复位端253和零输入端254。此外，函数电路205包括正输入端255a和负输入端255b以及正输出端256a和负输出端256b。

例如，ReLU电路250以与图9的部分A和部分B中所示的函数电路5a和5b相同的方式配置，并且连接到正输入端255a和负输入端255b。正乘积累加信号S

开关控制电路251包括充电开关260、放电开关261、电容元件262和反相器263。充电开关260的一侧、另一侧和控制端分别连接到电源电压线、放电开关261的一侧和ReLU电路250的输出侧。放电开关261的另一侧和控制端连接到GND和复位端253。

此外，充电开关260和放电开关261之间的连接点连接到反相器263的输入侧。电容元件262是例如作为数字存储器工作的电容器，并且连接在反相器263的输入侧和GND之间。

第一开关252a连接在正输入端255a和正输出端256a之间。第二开关252b连接在负输入端255b和负输出端256b之间。此外，第一开关252a和第二开关252b中的每一者的控制端连接到反相器263的输入侧。

第三开关252c连接在零输入端254和正输出端256a之间。第四开关252d连接在零输入端254和负输出端256b之间。此外，第三开关252c和第四开关252d中的每一者的控制端连接到反相器263的输出侧。

当输入正乘积累加信号S

当电荷累积在电容元件262中时，反相器263的输入侧的电势增加。结果，第一开关252a和第二开关252b进入导通状态。因此，在整体乘积累加结果大于或等于0的情况下，正输入端255a和负输入端255b以及正输出端256a和负输出端256b彼此连接。注意，连接到反相器263的输出侧的第三开关252c和第四开关252d进入断开状态。

当电荷累积在电容元件262中时，反相器263的输入侧保持在高电势。因此，例如，即使在ReLU电路250的输出为0的情况下，第一开关252a和第二开关252b也保持在导通状态。结果，正乘积累加信号S

注意，每次执行操作时，电容元件262被复位为低电平。例如，放电开关261通过输入到复位端253的复位信号被切换到导通状态。结果，累积在电容元件262中的电荷可以被释放到GND。输入复位信号的定时等不受限制，并且例如可以根据需要输入复位信号，从而可以根据需要执行乘积累加运算。

此外，在整体乘积累加结果为0以下的情况下，ReLU电路250的输出为0。在这种情况下，不对电容元件262进行充电等，并且反相器263的输入侧具有低电势。因此，第一开关252a和第二开关252b保持在断开状态。同时，反相器263的输出侧具有高电势，并且第三开关252c和第四开关252d进入导通状态。

结果，正输出端256a和负输出端256b连接到零输入端254。例如，从零输入端254输出表示零定时的信号S

因此，函数电路205是针对两个输入实现ReLU函数的电路。注意，函数电路205的具体配置不受限制。例如，可以使用能够作为正乘积累加信号S

图21是示出突触电路的另一配置示例的电路图。突触电路308包括第一MOS晶体管320a、第二MOS晶体管320b、第一栅极340a至第四栅极340d以及触发器电路330。例如，触发器电路330被配置为类似于参考图11描述的触发器电路130。

突触电路308与参考图16描述的突触电路208的不同之处在于，用作第一MOS晶体管320a和第二MOS晶体管320b的MOS的类型、以及用作第一栅极340a至第四栅极340d的MOS的类型。具体地，在图21所示的突触电路308中，在亚阈值区域中工作的n-MOS用作第一MOS晶体管320a和第二MOS晶体管320b。此外，p-MOS用作第一栅极340a至第四栅极340d。

在突触电路308中，例如，第一端子332a的电压P和第二端子332b的电压N被设置为满足关系(P，N)＝(Vdd，0)，作为对应于正加权值+α的状态。此外，电压P和电压N被设置为满足(P，N)＝(0，Vdd)的关系，作为对应于负加权值-α的状态。注意，在图21所示的示例中，电源电压Vdd被设置为1.0V。

例如，在设置正加权值+α的情况下，栅极电压＝0被施加到第一栅极340a和第四栅极340d，并且栅极进入导通状态。此时，栅极电压＝Vdd被施加到第二栅极340b和第三栅极340c，并且栅极进入截止状态。此外，例如，在设置负加权值-α的情况下，第二栅极340b和第三栅极340c进入导通状态，第一栅极340a和第四栅极340d进入截止状态。

当执行乘积累加运算时，用于使第一MOS晶体管320a和第二MOS晶体管320b在亚阈值区域中工作的工作电压Vw(0.0至1.0V)被施加到工作电压线60。此外，+树突线7a和-树突线7b被配置为在例如电源电压Vth的上限下处于高电压状态(例如，0.7至1.0V)。此外，由0.0V或1.0V的电压表示的电信号被输入到+轴突线6a和-轴突线6b。

例如，在设置正加权值+α或负加权值-α的状态下，第一MOS晶体管320a的输出端322a连接到+树突线7a或-树突线7b。因此，输出端322a(漏极)的电压高于输入端321b(源极)的电压。例如，在输入端321a的电压为0V的情况下，栅极端323a和输入端321a之间的电压(即栅极电压V

在第一MOS晶体管320a进入导通状态的情况下，电流从输出端322a(漏极)流向输入端321b(源极)。即，作为n-MOS的载体的电子(负电荷)从输入端321a(源极)输出到输出端322b(漏极)。注意，要输出的负电荷的量可以通过使用传导电阻R来设置。结果，例如，可以生成对应于设置的加权值+α的电荷(负电荷)。这也适用于第二MOS晶体管320b。在下文中，从第一MOS晶体管320a和第二MOS晶体管320b输出的负电荷将简称为电荷。

因此，在突触电路308中，使用表示电压为0的状态下的信号值x

例如，在设置正加权值+α的情况下，从第一MOS晶体管320a输入到连接点341a的电荷，从已经处于导通状态的第一栅极340a输出到+树突线7a。类似地，从第二MOS晶体管320b输入到连接点341b的电荷，从处于导通状态的第四栅极340d输出到-树突线7b。

此外，例如，在设置负加权值α的情况下，从第一MOS晶体管320a输入到连接点341a的电荷从已经处于导通状态的第二栅极340b输出到-树突线7b。类似地，从第二MOS晶体管320b输入到连接点341b的电荷从处于导通状态的第三栅极340c输出到+树突线7b。

例如，由相应突触电路308输出到±树突线7的电荷(负电荷)累积在电容器等中，并且检测累积量。注意，检测累积的负电荷量的方法不受限制。例如，可以基于检测到的累积量，来计算正乘积累加结果和负乘积累加结果以及整体乘积累加结果。如上所述，即使在使用n-MOS作为第一MOS晶体管320a和第二MOS晶体管320b的情况下，也可以适当地执行乘积累加运算。

图21所示的突触电路308使用15个MOS晶体管来配置。此外，八条布线(+轴突线6a和-轴突线6b、+树突线7a和-树突线7b、两条电源电压线、工作电压线60和控制线61)连接到突触电路308。通过使用独立的工作电压线60和独立的控制线61，即使在使用n-MOS作为权重的情况下，也可以稳定地实现权重设置、乘积累加运算和其他处理。

图22是示出突触电路的另一配置示例的电路图。突触电路408包括第一MOS晶体管420a、第二MOS晶体管420b、第一栅极440a至第四栅极440d以及触发器电路430。此外，+轴突线6a和-轴突线6b、+树突线7a和-树突线7b、第一控制线61a和第二控制线61b连接到突触电路408。

例如，第一栅极440a至第四栅极440d以与参考图21描述的突触电路308相同的方式配置。此外，例如，触发器电路430以与参考图11描述的触发器电路130相同的方式配置。注意，触发器电路430的输入栅极435连接到第二控制线61b。第一控制线61a和第二控制线61b用于设置加权值±α等。

第一MOS晶体管420是在亚阈值区域中工作的n-MOS，并且包括输入端421a、输出端422a和栅极端423a。输入端421a连接到GND。输出端422a连接到第一栅极440a和第二栅极440b之间的连接点441a。栅极端423a连接到+轴突线6a。在该实施例中，第一MOS晶体管420a对应于第一加权单元。

第二MOS晶体管420是在亚阈值区域中工作的n-MOS，并且包括输入端421b、输出端422b和栅极端423b。输入端421b连接到GND。输出端422b连接到第三栅极440c和第四栅极440d之间的连接点422b。栅极端423b连接到-轴突线6b。在该实施例中，第二MOS晶体管420b对应于第二加权单元。

如上所述，第一MOS晶体管420a和第二MOS晶体管420b的输入端421a和421b连接到GND。此外，输出端422a和422b经由相应的栅极连接到+树突线7a和-树突线7b中的一者。因此，输入端421a和421b是电压较低的源极侧，输出端422a和422b是漏极侧。

注意，本技术不限于输入端421a和421b连接到GND的情况。例如，输入端421a和421b可以连接到设置电压的恒定电压源等，使得可以适当地执行乘法处理。在该实施例中，GND对应于预定的恒压源。

在突触电路408中，例如，第一端子432a的电压P和第二端子432b的电压N被设置为满足关系(P，N)＝(Vdd，0)，作为对应于正加权值+α的状态。此外，电压P和电压N被设置为满足(P，N)＝(0，Vdd)的关系，作为对应于负加权值-α的状态。注意，在图22所示的情况下，电源电压Vdd被设置为1.0V。

例如，当执行乘积累加运算时，+树突线7a和-树突线7b被设置为以电源电压Vdd为上限的高电压状态。这增加了连接点441a和441b的电压，并且第一MOS晶体管420a和第二MOS晶体管420b进入施加漏极电压(输出端和输入端之间的电压)的状态。

在这种状态下，第一MOS晶体管420a和第二MOS晶体管420b的栅极端423a和423b的电压由流经+轴突线6a和-轴突线6b的电信号控制。例如，在+轴突线6a的电压为0的情况下，栅极电压V

因此，在突触电路408中，使用表示电压为Vw的状态下的信号值x

例如，在设置正加权值+α的情况下，由第一MOS晶体管420a生成的电荷从第一栅极440a输出到+树突线7a。类似地，由第二MOS晶体管420b生成的电荷从第四栅极440d输出到-树突线7b。

此外，例如，在设置负加权值-α的情况下，由第一MOS晶体管420a生成的电荷从第二栅极440b输出到-树突线7b。类似地，由第二MOS晶体管420b生成的电荷从第三栅极440c输出到+树突线7a。

图22所示的突触电路408使用15个MOS晶体管来配置。此外，八条布线(+轴突线6a和-轴突线6b、+树突线7a和-树突线7b、两条电源电压线以及第一控制线61a和第二控制线61b)连接到突触电路408。在该配置中，由于每个MOS晶体管420a和420b的源极侧被布线到GND，所以可以将源极侧布线配置得更粗并抑制布线电阻等。此外，源极和基底(GND侧)彼此局部连接，使得源极侧的电势可以稳定，并且例如可以稳定地执行乘积累加运算。

图23是示出突触电路的另一配置示例的电路图。突触电路508包括第一MOS晶体管520a至第四MOS晶体管520d和触发器电路530。此外，+轴突线6a和-轴突线6b以及+树突线7a和-树突线7b连接到突触电路508。

第一MOS晶体管520a至第四MOS晶体管520d都是在亚阈值区域中工作的n-MOS，并且彼此类似地配置。第一MOS晶体管520a至第四MOS晶体管520d分别包括输入端521a至521d、输出端522a至522d和栅极端523a至523d。

第一MOS晶体管520a的输入端521a连接到+轴突线6a。输出端522a连接到+树突线7a。栅极端523a连接到触发器电路530的第一端子532a。第二MOS晶体管520b的输入端521b连接到+轴突线6a。输出端522b连接到-树突线7b。栅极端523b连接到触发器电路530的第二端子532b。在突触电路508中，第一MOS晶体管520a和第二MOS晶体管520b用作第一加权单元和第一开关单元。

第三MOS晶体管520c的输入端521c连接到-轴突线6b。输出端522c连接到+树突线7a。栅极端523c连接到触发器电路530的第二端子532b。第四MOS晶体管520d的输入端521d连接到-轴突线6b。输出端522d连接到-树突线7b。栅极端523d连接到触发器电路530的第一端子532a。在突触电路508中，第三MOS晶体管520c和第四MOS晶体管520d用作第二加权单元和第二开关单元。

触发器电路530包括第一反相器531a和第二反相器531b、第一端子532a和第二端子532b以及第一输入栅极533a和第二输入栅极533b。第一反相器531a的输出被输入到第二反相器531b。此外，第二反相器531b的输出被输入到第一反相器531a。

第一端子532a是连接到第一反相器531a的输入侧(第二反相器531b的输出侧)的端子。第二端子532b是连接到第一反相器531a的输出侧(第二反相器531b的输入侧)的端子。

第一输入栅极533a和第二输入栅极533b都是p-MOS。第一输入栅极533a的栅极端、一个端子和另一端子分别连接到+树突线7a、+轴突线6a和第一端子532a。第二输入栅极533b的栅极端、一个端子和另一端子分别连接到-树突线7b、-轴突线6b和第二端子532b。

在突触电路508中，+轴突线6a和-轴突线6b以及+树突线7a和-树突线7b用于设置触发器电路530的二进制状态(正加权值+α和负加权值-α)。注意，第一反相器531a和第二反相器531b由电源电压Vdd＝Vw驱动。电源电压Vdd被设置为例如0.5V以下。

当设置权重时，例如，树突线7a和7b被设置为0V。结果，第一反相器531a和和第二反相器531b进入导通状态。在这种状态下，+轴突线6a和-轴突线6b中的一者的电压被设置为Vw，并且另一者的电压被设置为0。结果，可以设置第一端子532a和第二端子532b的电压P和电压N。

在突触电路508中，例如，(P，N)＝(Vw，0)的关系被设置为与正加权值+α对应的状态。此外，(P，N)＝(0，Vw)的关系被设置为与负加权值-α对应的状态。

当执行乘积累加运算时，+树突线7a和-树突线7b被设置为例如高于触发器电路530的电源电压Vdd的电压。这使得第一MOS晶体管520a和第二MOS晶体管520b处于施加漏极电压(输出端和输入端之间的电压)的状态。

例如，假设+轴突线6a的电压为0，同时设置正加权值+α。在这种情况下，输入端521a和521b的电压为0。例如，第一MOS晶体管520a进入导通状态，因为电压P＝Vw被施加到栅极端523a，并且栅极电压V

此外，例如，假设+轴突线6a的电压为1.0V，同时设置正加权值+α。在这种情况下，输入端521a和521b的电压为1.0V。例如，在电压P＝Vw被施加到栅极端523a并且栅极电压V

因此，在+轴突线6a为0并且栅极端523a和523b的电压为Vw的情况下，第一MOS晶体管520a和第二MOS晶体管520b进入导通状态。这也适用于第三MOS晶体管520c和第四MOS晶体管520d。

因此，在突触电路508中，使用表示电压为0状态下的信号值x

例如，在设置正加权值+α的情况下，由第一MOS晶体管520a生成的电荷被输出到+树突线7a。类似地，由第四MOS晶体管520d生成的电荷被输出到-树突线7b。

此外，例如，在设置负加权值-α的情况下，由第二MOS晶体管520b生成的电荷被输出到-树突线7b。类似地，由第三MOS晶体管520c生成的电荷被输出到+树突线7a。

图23所示的突触电路508通过使用10个MOS晶体管来配置。此外，六条布线(+轴突线6a和-轴突线6b、+树突线7a和-树突线7b以及两条电源电压线)连接到突触电路508。在这种配置中，可以减少所需的MOS晶体管和布线的数量，并减少装置面积等。这使得可以实现集成电路的小型化和大规模化。

图24是示出突触电路的另一配置示例的电路图。突触电路608包括第一MOS晶体管620a至第四MOS晶体管620d和触发器电路630。此外，+轴突线6a和-轴突线6b以及+树突线7a和-树突线7b连接到突触电路608。注意，例如，触发器电路630以与参考图23描述的触发器电路530相同的方式配置。

第一MOS晶体管620a至第四MOS晶体管620d都是在亚阈值区域中工作的n-MOS，并且彼此类似地配置。第一MOS晶体管620a至第四MOS晶体管620d分别包括输入端621a至621d、输出端622a至622d和栅极端623a至623d。

第一MOS晶体管620a的输入端621a连接到触发器电路630的第二端632b。输出端622a连接到+树突线7a。栅极端623a连接到+轴突线6a。第二MOS晶体管620b的输入端621b连接到触发器电路630的第一端632a。输出端622b连接到-树突线7b。栅极端623b连接到+轴突线6a。在突触电路608中，第一MOS晶体管620a和第二MOS晶体管620b用作第一加权单元和第一开关单元。

第三MOS晶体管620c的输入端621c连接到触发器电路630的第一端632a。输出端622c连接到+树突线7a。栅极端623c连接到-轴突线6b。第四MOS晶体管620d的输入端621d连接到触发器电路630的第二端632b。输出端622d连接到-树突线7b。栅极端623d连接到-轴突线6b。在突触电路608中，第三MOS晶体管620c和第四MOS晶体管620d用作第一加权单元和第一开关单元。

在突触电路608中，例如，设置(P，N)＝(Vdd，0)的关系，作为对应于正加权值+α的状态。此外，设置(P，N)＝(0，Vdd)的关系，作为对应于负加权值-α的状态。注意，电源电压Vdd被设置为例如大约1.0V。

例如，当执行乘积累加运算时，+树突线7a和-树突线7b被设置为具有触发器电路630的电源电压Vdd的上限的高电压状态。这使得第一MOS晶体管620a和第二MOS晶体管620b处于施加漏极电压(输出端和输入端之间的电压)的状态。

例如，假设+轴突线6a的电压为0，同时设置正加权值+α。在这种情况下，第一MOS晶体管620a和第二MOS晶体管620b的栅极端623a和623b的电压为0。例如，第一MOS晶体管620a进入截止状态，因为电压N＝0被施加到输入端621a，并且栅极电压V

此外，例如，假设+轴突线6a的电压为Vw，同时设置正加权值+α。在这种情况下，第一MOS晶体管620a和第二MOS晶体管620b的栅极端623a和623b的电压为Vw。例如，第一MOS晶体管620a进入导通状态，因为电压N＝0被施加到输入端621a，并且栅极电压V

如上所述，在+轴突线6a(栅极端623a和623b)处于Vw并且输入端621a和621b的电压为0的情况下，第一MOS晶体管620a和第二MOS晶体管620b进入导通状态。这也适用于第三MOS晶体管620c和第四MOS晶体管620d。

因此，在突触电路608中，使用表示电压为Vw状态下的信号值x

例如，在设置正加权值+α的情况下，由第一MOS晶体管620a生成的电荷被输出到+树突线7a。类似地，由第四MOS晶体管620d生成的电荷被输出到-树突线7b。

此外，例如，在设置负加权值-α的情况下，由第二MOS晶体管620b生成的电荷被输出到-树突线7b。类似地，由第三MOS晶体管620c生成的电荷被输出到+树突线7a。

图24所示的突触电路608通过使用10个MOS晶体管来配置。此外，六条布线(+轴突线6a和-轴突线6b、+树突线7a和-树突线7b以及两条电源电压线)连接到突触电路608。在这种配置中，可以减少所需的MOS晶体管和布线的数量，并减少装置面积等。

此外，由于MOS晶体管620a至620d中每个的源极连接到触发器电路630，所以源极的布线可以加粗，并抑制布线电阻。此外，每个源极经由触发器电路630局部连接到基底(GND)。结果，例如，可以稳定源极侧电势，并且稳定地执行乘积累加运算。

图25是示出突触电路的另一配置示例的电路图。突触电路708包括第一MOS晶体管720a至第四MOS晶体管720d和触发器电路730。此外，+轴突线6a和-轴突线6b以及+树突线7a和-树突线7b连接到突触电路708。

例如，以与参考图24描述的第一MOS晶体管620a至第四MOS晶体管620d相同的方式配置第一MOS晶体管720a至第四MOS晶体管720d。此外，例如，以与参考图5描述的触发器电路30相同的方式配置触发器电路730。即，突触电路708具有通过从图24所示的突触电路608移除第一输入门633a和第二输入门633b而获得的配置。

在突触电路708中，-轴突线6b和+树突线7a和-树突线7b用于设置触发器电路730的二进制状态(正加权值+α和负加权值-α)。注意，第一反相器731a和第二反相器731b的电源电压Vdd被设置为例如2.5V。

当设置权重时，例如，将+轴突线6a的电压设置为0，将-轴突线6b的电压设置为Vdd。结果，第三MOS晶体管720c和第四MOS晶体管720d进入导通状态。在这种状态下，+树突线7a和-树突线7b中一者的电压被设置为Vdd，而另一者的电压被设置为0。因此，可以设置第一端子732a和第二端子732b的电压P和电压N。

在突触电路708中，例如，设置(P，N)＝(Vdd，0)的关系，作为对应于正加权值+α的状态。此外，设置(P，N)＝(0，Vdd)的关系，作为对应于负加权值-α的状态。此外，在突触电路708中，使用表示电压为Vw状态下的信号值x

图25所示的突触电路708通过使用8个MOS晶体管来配置。此外，六条布线(+轴突线6a和-轴突线6b、+树突线7a和-树突线7b以及两条电源电压线)连接到突触电路708。在这种配置中，MOS晶体管的数量很少，使得可以充分减小装置面积等。这使得可以大大提高装置的集成密度等。此外，连接到每个输入/输出线等的MOS晶体管的数量很少，从而可以充分减小每条线的寄生电容等。结果，可以充分抑制装置的功耗。

<其他实施例>

本技术不限于上述实施例，并且可以实现各种其他实施例。

在上述实施例中，通过使用在亚阈值区域中工作的MOS晶体管来控制输入到±树突线的电荷量。因此，MOS晶体管用作高电阻元件，该高电阻元件通过高传导电阻R控制对应于乘积值(w

例如，可以使用被配置为在高于阈值电压Vth的栅极电压下工作的MOS晶体管。在这种情况下，通过在电流源(±轴突线、触发器电路等)和±树突线之间提供任意高电阻分量，可以容易地减少输出到±树突线的电荷量。因此，可以显著抑制工作期间消耗的功率，并且实现低功耗装置。

在第一实施例中已经描述了处理PWM电信号的单输入双输出突触电路。例如，TACT电信号可以输入到单输入双输出突触电路。在这种情况下，通过由神经元电路适当地执行计算处理，可以使用TACT电信号来执行乘积累加运算处理。

例如，如参考(数学公式3)和(数学公式4)所述，在使用TACT电信号的乘积累加运算中，在正加权值的总和β

这对应于例如生成与虚拟权重对应的电荷并对图4所示的电容器充电。以这种方式，通过提供根据β

图26是示出图4所示的神经元电路9的具体配置示例的电路图。图26所示的神经元电路9是在输入时段T之后以恒定充电速度对电容器13充电的电路。此外，与图4类似，神经元电路9从一对输出线7接收一对正输出和负输出，作为输入，并从单条输出信号线10输出一个乘积累加结果。在图26中，将描述由PWM信号生成的电荷被输入到神经元电路9的情况。

在下文中，输入时段T被称为T

除了图4所示的累积单元11和输出单元12之外，神经元电路9还包括充电单元80。充电单元80在输入时段T

充电单元80包括用于改变电容器13a的连接目的地的第一选择器开关81a、第二选择器开关82a和第三选择器开关83a，以及用于改变电容器13b的连接目的地的第一选择器开关81b、第二选择器开关82b和第三选择器开关83b。此外，第一控制线SW1、第二控制线SW2和电流线In连接到充电单元80。注意，图26所示的每个选择器开关的连接状态(开或关)表示输入时段T

第一选择器开关81a连接在正输出线7a和电容器13a上游的GND之间。第二选择器开关82a连接在电流线In和电容器13a的输出节点84a之间。在此处，输出节点84a是与连接到GND的电容器13a的一侧相对的一侧上的节点(端子)。第三选择器开关83a设置在输出节点84a(电容器13a)和正输出线7a之间。此外，输出节点84a连接到后续级的输出单元12。

第一选择器开关81b连接在负输出线7b和电容器13b上游的GND之间。第二选择器开关82b连接在电流线In和电容器13b的输出节点84b之间。第三选择器开关83b设置在输出节点84b(电容器13b)和负输出线7b之间。此外，输出节点84b连接到后续级的输出单元12。

第一控制线SW1控制第一选择器开关81a和第一选择器开关81b。第二控制线SW2控制第二选择器开关82a和第二选择器开关82b以及第三选择器开关83a和第三选择器开关83b。注意，第二选择器开关82a(82b)和第三选择器开关83a(83b)被配置为使得其开/关状态彼此相反。在其中一个导通的情况下，另一个断开。每个选择器开关的具体配置不受限制，并且例如，可以使用利用CMOS电路等的模拟开关。此外，用于操作选择器开关的控制信号被适当地输入到每条控制线。

输出单元12通过在输出时段T

输出单元12包括正比较器85a和负比较器85b以及ReLU函数电路86。此外，输出单元12连接到提供预定阈值电压的阈值电压线Vth。正比较器85a(负比较器85b)连接到输出节点84a(输出节点84b)和阈值电压线Vth，并且在输出节点84a(输出节点85b)的电压超过阈值电压的情况下，将输出电平从低切换到高。每个比较器85a和85b的具体配置不受限制。

注意，设置到阈值电压线Vth的阈值电压的值例如在输出时段T

ReLU函数电路86是实现参考图1描述的ReLU函数的电路。ReLU函数电路86可以使用例如如下所述的图9所示的电路中的逻辑电路来配置。此外，ReLU函数电路86用作图1所示的函数电路5等。即，可以认为，图26所示的神经元电路9包括函数电路5。

图27是示出图26所示的神经元电路9的操作示例的时序图。图27的部分A和27的部分B分别是示出了正加权值和负加权值的乘积累加运算的时序图。此外，图27的部分C是示出ReLU函数电路86的操作的时序图。在下文中，将参考图26和图27描述神经元电路9的操作示例。

首先，在输入时段T

结果，输出线7a和7b可以被初始化为GND电平(安装电平)，并且在执行乘积累加运算之前被复位为初始状态。结果，累积在电容器13中的电荷和累积在输出线7的寄生电容中的电荷等被放电到GND。结果，在先前操作中累积的电荷等被复位，因此，可以重复执行适当的计算处理。

注意，当电荷的复位完成时，第一选择器开关81a和81b均通过第一控制线SW1设置为断开状态。此外，第二选择器开关82a和82b均保持在断开状态，第三选择器开关83a和83b均保持在导通状态。在这种状态下，开始输入时段T

在输入时段T

例如，如图27的部分A所示，从+轴突(1)到+轴突(n)的PWM信号被输入到正输出线7a。结果，电容器13a的正侧根据每个PWM信号的脉冲宽度(信号值)充电，并且电容器13a的电压(+树突)根据正输出线7a的每个PWM信号的输入而增加。类似地，如图27的部分B所示，从-轴突(1)到-轴突(n’)的PWM信号被输入到负输出线7b。结果，电容器13a的负侧的电压(-树突)根据负输出线7a的每个PWM信号的输入而增加。注意，所有的PWM信号都是在输入时段T

当输入时段T

此外，基本上同时，第二选择器开关82a和82b均被设置为导通状态，并且电流线In连接到电容器13a和13b。结果，电容器13a和13b被电流线In充电。具体地，如图27的部分A和图27的部分B所示，通过连接到电流线In，In

在该实施例中，电流线In用作恒流源。因此，流入相应电容器13a和13b的电流(In

例如，如图27的部分A和图27的部分B所示，作为电容器13a和13b的电压的±树突，通过连接到电流线In而在输出时段T

电流线In提供电流，直到±树突达到阈值电压Vth。然后，当±树突达到阈值电压Vth时，从比较器85a和85b分别产生输出信号S

在图27所示的示例中，由于在输入时段T

表示正乘积累加结果的信号S

因此，在图26所示的神经元电路9中，可以输出由ReLU函数处理的乘积累加结果。注意，本技术不限于图26所示的电路，并且能够读取电容器13中累积的电荷等的任意电路可以用作神经元电路9。

图28是示出图15所示的神经元电路209的具体配置示例的电路图。图28所示的神经元电路209是在输入时段T

除了累积单元211和输出单元212之外，神经元电路209还包括充电单元280。累积单元211和充电单元280具有例如与参考图26描述的充电单元80相同的配置。注意，在图28所示的神经元电路209中，分别从输出单元212的比较器285a和285b原样输出表示正乘积累加结果和负乘积累加结果的一对乘积累加信号S

充电单元280在输入时段T

图29是示出图28所示的神经元电路209的操作示例的时序图。图29的部分A和图29的部分B是分别示出正加权值和负加权值的乘积累加运算的时序图。

在图29中，即使在输入时段T

因此，在图29中，相应的轴突线和正输出线7a和负输出线7b用作充电单元280的一部分。在这种情况下，例如，神经元电路209可以在图28所示的第二选择器开关282a和282b以及电流线In被排除并且第三选择器开关283a和283b被短路的配置中操作。结果，可以简化用于对电容器213充电的电路配置。

首先，在输入时段T

在输入时段T

电容器213a和213b的输出节点284a和284b的电压均以恒定速率增加。然后，当输出节点284a和284b的电压(±树突)达到比较器285a和285b的阈值电压时，分别生成正乘积累加信号S

图30是示出图28所示的神经元电路209的另一操作示例的时序图。图30的部分A和图30的部分B分别是示出正加权值和负加权值的乘积累加运算的时序图。在图30中，正输出线7a和负输出线7b在输入时段T

在输出线7a和7b中的每一个等被复位到初始状态之后，开始输入时段T

在图30中，在输入时段T

此外，当输出线7a和7b分开时，第二选择器开关282a和282b基本上同时被设置为导通状态。结果，电容器213a和213b中的每一者都连接到电流线In，并分别提供有恒定电流In

如上所述，即使在使用TACT系统的情况下，也可以使用电流线In生成表示乘积累加结果的乘积累加信号。结果，例如，通过使用在PWM系统中使用的神经元电路9(参见图26)的设计，可以容易地配置用于TACT系统的神经元电路209。

参考附图描述的计算装置、模拟电路、突触电路、神经元电路等的配置、生成乘积累加信号的方法等仅仅是一个实施例，并且可以在不脱离本技术的本质的情况下任意修改。即，可以采用用于执行本技术的任何其他任意配置、方法等。

在本公开中，“相同”、“相等”、“垂直”等是包括“基本相同”、“基本相等”、“基本垂直”等的概念。例如，还包括参考“完全相同”、“完全相等”、“完全垂直”等而包括在预定范围(例如，10％)内的状态。

在根据上述本技术的特征部件中，至少两个特征部件可以组合。即，在相应实施例中描述的各种特征部分可以任意组合，而在相应实施例中彼此没有区别。应当注意，上述效果仅仅是说明性的，而不是限制性的，并且可以具有额外效果。

应当注意，本技术可以采用以下配置。

(1)一种计算装置，包括：

多条输入线，电信号被输入到多条输入线；以及

乘积累加运算装置，包括

一对输出线，

多个乘法单元，包括：加权单元，基于输入到多条输入线的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；保持单元，保持二进制状态；以及开关单元，基于所保持的二进制状态，将由加权单元生成的电荷输出到一对输出线中的一条，

累积单元，累积由多个乘法单元输出到一对输出线的电荷，以及

输出单元，基于累积的电荷，输出表示乘积值之和的乘积累加信号。

(2)根据(1)的计算装置，其中，

加权单元包括MOS晶体管，晶体管包括输入端、输出端和用于控制输入端和输出端之间导通的栅极端。

(3)根据(2)的计算装置，其中，

加权值由输入端和输出端之间的电阻设定。

(4)根据(2)或(3)的计算装置，其中，

保持单元包括第一端子和第二端子，其基于保持的二进制状态切换并输出两种类型的电压，使得电压彼此不同。

(5)根据(4)的计算装置，其中，

栅极端连接到输入线，并且

输入端连接到第一端子、第二端子和预定恒压源中的一者。

(6)根据(4)的计算装置，其中，

输入端连接到输入线，并且

栅极端连接到第一端子、第二端子和预定栅极电压源中的一者。

(7)根据(2)至(6)中任一项的计算装置，其中，

加权单元包括连接到同一输入线的第一MOS晶体管和第二MOS晶体管，并且

开关单元包括第一MOS晶体管和第二MOS晶体管。

(8)根据(2)至(6)中任一项的计算装置，其中，

一对输出线包括第一输出线和第二输出线，并且

开关单元包括将输出端和第一输出线彼此连接的第一开关元件、以及将输出端和第二输出线彼此连接的第二开关元件。

(9)根据(2)至(5)和(7)中任一项的计算装置，其中，

保持单元连接到输入端，并且

加权单元从输入端输出用于控制保持单元的二进制状态的控制信号。

(10)根据(1)至(9)中任一项的计算装置，其中，

加权单元产生与通过将信号值乘以加权值的绝对值而获得的乘积值对应的电荷，并且

保持单元保持与加权值的符号对应的二进制状态。

(11)根据(1)至(10)中任一项的计算装置，其中，

加权值被设置为在多个乘法单元中具有相等绝对值和不同符号的第一值和第二值中的一者。

(12)根据(1)至(11)中任一项的计算装置，其中，

多条输入线包括多对输入线，每对输入线包括第一输入线和第二输入线，并且

乘法单元包括一对输入线中的连接到第一输入线的第一加权单元、和连接到第二输入线的第二加权单元。

(13)根据(12)的计算装置，其中，

乘法单元包括：第一开关单元，基于保持的二进制状态，将由第一加权单元生成的电荷输出到一对输出线中的一条；以及第二开关单元，基于保持的二进制状态，将由第二加权单元生成的电荷输出到一对输出线中的另一条。

(14)根据(1)至(13)中任一项的计算装置，其中，

加权单元包括控制与乘积值对应的电荷量的高电阻元件。

(15)根据(1)至(14)中任一项的计算装置，其中，

加权单元包括在亚阈值区域中工作的MOS晶体管。

(16)根据(1)至(15)中任一项的计算装置，还包括

多个乘积累加运算装置，并行连接到多条输入线中的每一条。

(17)根据(16)的计算装置，其中，

多条输入线被布线为与包括在多个乘积累加运算装置中的多对输出线交叉。

(18)根据(1)至(17)中任一项的计算装置，其中，

电信号是通过输入时段内的时间或脉冲宽度表示信号值的信号，

乘积累加运算装置包括充电单元，充电单元在输入时段之后的输出时段中以恒定充电速度对累积单元进行充电，并且

输出单元通过在输出时段中对累积单元的电势执行阈值确定来输出乘积累加信号。

(19)根据(18)的计算装置，其中，

充电单元在输入时段中将累积单元连接到一对输出线，并且在输出时段中将累积单元连接到电流源，电流源提供对应于恒定充电速度的电流。

(20)根据(18)或(19)的计算装置，其中，

充电单元在输入时段之前将累积单元连接到GND。

(21)一种乘积累加运算装置，包括：

一对输出线；

多个乘法单元，包括：加权单元，基于输入到多条输入线的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；保持单元，保持二进制状态；以及开关单元，基于所保持的二进制状态，将由加权单元生成的电荷输出到一对输出线中的一条；

累积单元，累积由多个乘法单元输出到一对输出线的电荷；以及

输出单元，基于累积的电荷，输出表示乘积值之和的乘积累加信号。

(22)一种乘积累加运算电路，包括：

一对输出线；

多个乘法单元，包括：加权单元，基于输入到多条输入线的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；保持单元，保持二进制状态；以及开关单元，基于所保持的二进制状态，将由加权单元生成的电荷输出到一对输出线中的一条；

累积单元，累积由多个乘法单元输出到一对输出线的电荷；以及

输出单元，基于累积的电荷，输出表示乘积值之和的乘积累加信号。

(23)一种乘积累加运算系统，包括：

多条输入线，电信号被输入到多条输入线；

多个模拟电路，包括：一对输出线；多个乘法单元，包括加权单元，加权单元基于输入到多条输入线的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；保持单元，保持二进制状态；以及开关单元，基于所保持的二进制状态，将由加权单元生成的电荷输出到一对输出线中的一条；累积单元，累积由多个乘法单元输出到一对输出线的电荷；以及输出单元，基于累积的电荷，输出表示乘积值之和的乘积累加信号；以及

网络电路，通过连接多个模拟电路进行配置。

(24)根据(23)的乘积累加运算系统，其中，

多个模拟电路串联连接到多条输入线中的每一条。

(25)根据(24)的乘积累加运算系统，其中，

多条输入线被布线为与多个模拟电路中包括的多对输出线交叉。

(26)一种乘积累加运算方法，包括：

电信号被输入到多条输入线；

基于输入到多条输入线的电信号，生成与通过将由电信号表示的信号值乘以加权值而获得的乘积值相对应的电荷；

保持二进制状态；

基于所保持的二进制状态，将生成的电荷输出到一对输出线中的一条；

累积输出到一对输出线的电荷；并且

基于累积的电荷，输出表示乘积值之和的乘积累加信号。

附图标记列表

3模拟电路

6输入信号线

6、6a、6b轴突线

7输出线

7a、7b树突线

8、108、208、308、408、508、608、708突触电路

9、209神经元电路

11、211累积单元

12、212输出单元

18、18a、18电信号

120 MOS晶体管

20a、220a、320a、420a、520a、620a、720a第一MOS晶体管

20b、220b、320b、420b、520b、620b、720b第二MOS晶体管

520c、620c、720c第三MOS晶体管

520d、620d、720d第四MOS晶体管

30、130、230、330、430、530、630、730触发器电路

32a、132a、232a、332a、432a、532a、632a、732a第一端子

32b、132b、232b、332b、432b、532b、632b、732b第二端子

60工作电压线

61、61a、61b控制线

80、280充电单元

100、200计算装置。