发光二极管芯片、发光二极管及发光二极管芯片制备方法

技术领域

本申请涉及发光二极管领域，特别是涉及一种发光二极管芯片、发光二极管及发光二极管芯片制备方法。

背景技术

发光二极管(Light Emitting Diode，LED)是一种能够将电能转化为光能的半导体组件，具有节能、环保、寿命长、体积小等特点，广泛的应用于背光源、照明、面板等领域。在大部分的应用中，LED芯片都只要求具备180°发光面即可。为了提高发光二极管的发光效率，通常会在LED芯片的背面制备反射层。反射层一般使用金属、布拉格反射镜，或者两者的叠加来达到高反射率的目的。

传统技术中，LED芯片的制备方法是在衬底的表面依次形成N半导体层、发光层和P半导体层，之后，在衬底远离N半导体层的表面形成反射层。

然而，这样的LED芯片存在亮度低的问题。

发明内容

基于此，有必要针对上述技术问题，提供一种发光二极管芯片、发光二极管及发光二极管芯片制备方法。

一种发光二极管芯片，包括依次叠层设置的反射层、衬底、N半导体层、发光层和P半导体层；

所述发光二极管芯片还包括牺牲层，所述牺牲层包括叠层设置的第一牺牲层和第二牺牲层，所述第一牺牲层设置于所述反射层和所述第二牺牲层之间，所述第二牺牲层设置于所述第一牺牲层和所述衬底之间，且所述第一牺牲层的折射率大于所述第二牺牲层的折射率。

在其中一个实施例中，所述第一牺牲层的厚度为50nm-100nm，所述第二牺牲层的厚度为50nm-500nm。

在其中一个实施例中，所述第一牺牲层的厚度为75nm，所述第二牺牲层的厚度为100nm。

在其中一个实施例中，所述反射层包括布拉格反射镜。

在其中一个实施例中，所述反射层包括多层交替叠层设置的第一反射层和第二反射层，所述第一反射层的折射率大于所述第二反射层的折射率，所述第一牺牲层的材料与所述第一反射层的材料相同，所述第二牺牲层的材料与所述第二反射层的材料相同。

在其中一个实施例中，所述第一反射层的材料为TiO

一种发光二极管，包括如上所述的发光二极管芯片。

本申请实施例提供的所述发光二极管芯片和所述发光二极管包括牺牲层，所述牺牲层由折射率相差较大的两个膜层堆叠构成。在所述反射层和所述衬底之间增加所述牺牲层，能够降低所述衬底表面的粗糙度，从而能够提高所述反射层的反射能力，提高所述发光二极管芯片的亮度，并且所述牺牲层可以释放所述反射层的应力，吸湿性低，能够避免出现膜层脱落的问题。同时，本实施例中，所述牺牲层和所述反射层使用同样的材料，使用同样的制备方法，可以同时制备，这样可以减少制备时间，并且便于维护。

一种发光二极管芯片制备方法，包括：

提供一基板，所述基板包括依次叠层设置的衬底、N半导体层、发光层和P半导体层；

在所述衬底远离所述N半导体层的表面沉积形成第二牺牲层；

在所述第二牺牲层远离所述衬底的表面沉积形成第一牺牲层，其中，所述第一牺牲层的折射率大于所述第二牺牲层的折射率；

在所述第一牺牲层远离所述第二牺牲层的表面沉积形成反射层。

在其中一个实施例中，通过离子辅助蒸镀方式沉积形成所述第一牺牲层、所述第二牺牲层和所述反射层。

在其中一个实施例中，所述第一牺牲层的厚度为50nm-100nm，所述第二牺牲层的厚度为50nm-500nm。

本申请实施例提供的发光二极管芯片制备方法在所述衬底远离所述N半导体层的表面沉积形成所述第二牺牲层。在所述第二牺牲层远离所述衬底的表面沉积形成第一牺牲层。再在所述第一牺牲层远离所述第二牺牲层的表面沉积形成反射层。本申请实施例中，所述第一牺牲层和所述第二牺牲层统称为牺牲层，所述反射层和所述牺牲层使用的材料物性一样，使用同样的制备方法，可以同时制备，这样可以减少制备时间，并且便于维护。同时，制备的所述牺牲层能够降低所述衬底表面的粗糙度，从而能够提高所述反射层的反射能力，提高发光二极管芯片的亮度，并且所述牺牲层可以释放所述反射层的应力，吸湿性低，能够避免出现膜层脱落的问题。

附图说明

图1为本申请一个实施例提供的发光二极管芯片结构示意图；

图2为本申请一个实施例提供的发光二极管芯片结构示意图；

图3为本申请一个实施例提供的反射层剖面结构示意图；

图4为本申请一个实施例提供的发光二极管芯片制备方法流程示意图；

图5为本申请一个实施例提供的基板的结构示意图；

图6为本申请一个实施例提供的在衬底远离N半导体层的表面沉积形成第二牺牲层的结构示意图；

图7为本申请一个实施例提供的在第二牺牲层远离衬底的表面沉积形成第一牺牲层的结构示意图；

图8为本申请一个实施例提供的在第一牺牲层远离第二牺牲层的表面沉积形成反射层的结构示意图；

图9为本申请一个实施例提供的发光二极管芯片制备方法流程示意图；

图10为本申请一个实施例提供的在P半导体层上方制备电流阻挡层的结构示意图；

图11为本申请一个实施例提供的在P半导体层上方制备电流扩展层的结构示意图；

图12为本申请一个实施例提供的制备P电极和N电极的结构示意图；

图13为本申请一个实施例提供的传统设计的反射层和本申请实施例提供的发光二极管芯片的反射层在可见光波长范围内的反射率对比示意图。

附图标记说明：

10、发光二极管芯片

20、基板

100、反射层

110、第一反射层

120、第二反射层

200、牺牲层

210、第一牺牲层

220、第二牺牲层

300、衬底

400、N半导体层

410、台阶

500、发光层

600、P半导体层

700、电流阻挡层

800、电流扩展层

900、电极

910、P电极

920、N电极

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请的发光二极管芯片、发光二极管及发光二极管芯片制备方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

请参见图1，本申请一个实施例提供了一种发光二极管芯片10，所述发光二极管芯片10包括自下而上依次叠层设置的反射层100、牺牲层200、衬底300、N半导体层400、发光层500和P半导体层600。

所述衬底300的材料可以为蓝宝石或碳化硅等。所述N半导体层400可以为N型GaN层。所述P型半导体层600可以为P型GaN层。

所述牺牲层200包括叠层设置的第一牺牲层210和第二牺牲层220。所述第一牺牲层210设置于所述反射层100和所述第二牺牲层220之间，所述第二牺牲层220设置于第一牺牲层210和所述衬底300之间。也就是说，所述发光二极管芯片10包括自下而上依次叠层设置的所述反射层100、所述第一牺牲层210、所述第二牺牲层220、所述衬底300、所述N半导体层400、所述发光层500和所述P半导体层600。所述第一牺牲层210和所述第二牺牲层220设置于所述反射层100和所述衬底300之间，且所述第一牺牲层210的折射率大于所述第二牺牲层220的折射率。所述牺牲层200用于降低所述衬底300表面的粗糙度，平衡所述衬底300和所述反射层100的应力。所述第一牺牲层210和所述第二牺牲层220的具体材料、厚度、制备方法等可以根据实际需求选择。

在本实施例中，所述牺牲层200设置于所述反射层100和所述衬底300之间。所述牺牲层200具有一定的厚度，能够降低所述衬底300表面的粗糙度，即，能够使得所述反射层100具备较为平整的反射界面，这样通过所述反射层100和所述牺牲层200的配合，能够有效的发挥所述反射层100的反射能力，从而能够提高所述发光二极管芯片10的亮度。本申请实施例提供所述发光二极管芯片10不仅考虑了所述反射层100的反射率，还考虑了所述衬底300和所述反射层100之间的配合，更好的发挥了所述反射层100的反射能力。同时，由于高折射率的膜层的应力比低折射率的膜层应力大，所述第一牺牲层210和所述第二牺牲层220折射率高低的不同，使得所述第一牺牲层210和所述第二牺牲层220可以作为所述反射层100和所述衬底300之间的应力过渡层，能够平衡所述反射层100和所述衬底300之间的应力，从而避免膜层脱落的问题。

请参见图2，所述发光二极管芯片10还包括电流阻挡层700和电流扩展层800，所述电流阻挡层700和所述电流扩展层800均设置于所述P半导体层600远离所述发光层500的表面。所述电流阻挡层700设置于所述P半导体层600和所述电流扩展层800之间。所述电流阻挡层700的材料可以包含SiO

请继续参见图2，所述发光二极管芯片10还包括电极900和台阶410，所述电极900包括P电极910和N电极920。所述P电极910设置于所述电流扩展层800，并且所述P电极910依次穿过所述电流扩展层800和所述电流阻挡层700与所述P半导体层600电连接。所述台阶410从所述P半导体层600延伸至所述N半导体层400，所述N电极920设置于所述台阶410上，并且所述N电极920与所述N半导体层400电连接。可以通过干法刻蚀等方法刻蚀掉部分所述P半导体层600和部分所述发光层500，露出部分所述N半导体层400，形成所述台阶410。所述P电极910和所述N电极920可以为Ni/Al/Cr/Au结构，也可以为Ti/Al/Ni/Au结构。

在一个实施例中，所述第一牺牲层210的厚度在50nm-100nm之间，所述第二牺牲层220的厚度在50nm-500nm之间。所述第二牺牲层220的厚度不能太小也不能太大。若所述第二牺牲层220的厚度太小，则不足以降低所述衬底300的粗糙度，不能有效的发挥所述反射层100的反射能力。若所述第二牺牲层220的厚度太大，则所述反射层100、所述牺牲层200和所述衬底300之间应力不匹配，会造成膜层脱落的问题。由于所述第一牺牲层210的材料一般为吸光材料，因此所述第一牺牲层210的厚度较小，不会吸收太多的光，不会影响所述反射层100的反射能力，从而可以避免所述发光二极管芯片10的亮度降低。

在一个实施例中，所述第一牺牲层210的厚度为75nm，所述第二牺牲层220的厚度为100nm。在本实施例中，所述第二牺牲层220的厚度适中，可以更好的平衡所述反射层100、所述牺牲层200和所述衬底300之间的应力，避免出现膜层脱落的问题。所述第一牺牲层210的厚度较小，不会吸收太多的光，不会影响所述反射层100的反射能力，从而可以避免所述发光二极管芯片10的亮度降低。

在一个实施例中，所述反射层100为布拉格反射镜。所述布拉格反射镜的材料可以为SiO

在另一个实施例中，所述反射层100也可以为布拉格反射镜和金属叠加而成。通过所述布拉格反射镜和金属的叠加提高所述反射层100的反射性能。

请参见图3，在一个实施例中，所述反射层100包括多层交替叠层设置的第一反射层110和第二反射层120。即，所述反射层100由一层所述第一反射层110、一层所述第二反射层120、一层所述第一反射层110、再一层所述第二反射层120……组成。所述第一反射层110的折射率大于所述第二反射层120的折射率。所述第一反射层110和所述第二反射层120的折射率一高一低，以提高所述反射层100的反射性能。

所述第一反射层110和所述第二反射层120的交替叠层数可以有多种选择。在一个实施例中，所述反射层100的厚度在1um-4um之间，因此只要所述第一反射层110和所述第二反射层120多层交叠的厚度在1um-4um之间，就可以使所述反射层100获得较大的反射能力。从而可以提高所述发光二极管芯片10的发光效果，使得所述发光二极管芯片10有较高的亮度。在一个具体的实施例中，所述反射层100的厚度为2.4um。

在一个实施例中，所述第一牺牲层210的材料与所述第一反射层110的材料相同，所述第二牺牲层220的材料与所述第二反射层120的材料相同。这样在制备所述发光二极管芯片10时，所述反射层100和所述牺牲层200可以采用同样的方法制备，简化制备工艺，减少制备时间，并且便于维护。

在一个实施例中，所述第一反射层110的材料为TiO

本申请一个实施例提供了一种发光二极管，其包括如上所述的发光二极管芯片10。所述发光二极管包括所述发光二极管芯片10，因此具有所述发光二极管芯片10的所有结构和有益效果，在此不再赘述。

请参见图4至图8，本申请一个实施例还提供一种发光二极管芯片制备方法，所述方法包括：

S10，提供一基板20，所述基板20包括依次叠层设置的衬底300、N半导体层400、发光层500、P半导体层600；

S20，在所述衬底300远离所述N半导体层400的表面沉积形成第二牺牲层220；

S30，在所述第二牺牲层220远离所述衬底300的表面沉积形成第一牺牲层210，其中，所述第一牺牲层210的折射率大于所述第二牺牲层220的折射率；

S40，在所述第一牺牲层210远离所述第二牺牲层220的表面沉积形成反射层100。

在本实施例中，先提供一所述基板20，在所述基板20的所述衬底300下方制备所述第二牺牲层220、所述第一牺牲层210和所述反射层100。所述第一牺牲层210和所述第二牺牲层220统称为牺牲层200。所述第一牺牲层210、所述第二牺牲层220和所述反射层100的制备方法可以根据实际需要选择，在本实施例中对此不做限定。其中，所述第一牺牲层210的折射率大于所述第二牺牲层220的折射率。高折射率的膜层的应力比低折射率的膜层应力大，则所述第一牺牲层210和所述第二牺牲层220折射率高低的不同，使得所述第一牺牲层210和所述第二牺牲层220可以作为所述反射层100和所述衬底300之间的应力过渡层，能够平衡所述反射层100和所述衬底300之间的应力，可以避免出现膜层脱落的问题。同时，制备的所述牺牲层200在所述衬底300和所述反射层100之间，所述牺牲层200可以降低所述衬底300表面的粗糙度，能够有效的发挥所述反射层100的反射能力，使得所制备的所述发光二极管芯片10有较高的亮度。

在一个实施例中，所述第一牺牲层210、所述第二牺牲层220和所述反射层100都是通过离子蒸镀的方式沉积形成的。在本实施例中，在制备所述发光二极管芯片10时，所述第一牺牲层210、所述第二牺牲层220和所述反射层100采用同样的方法制备，简化了制备工艺，减少了制备时间，并且便于维护。

在一个实施例中，所述第一牺牲层210的厚度为50nm-100nm，所述第二牺牲层220的厚度为50nm-500nm。

在本实施例中，在制备所述牺牲层200时，沉积的所述第一牺牲层210的厚度在50nm-100nm之间，沉积的所述第二牺牲层220的厚度在50nm-500nm之间。沉积的所述第一牺牲层210和所述第二牺牲层220的厚度不能太大也不能太小。若沉积的所述第二牺牲层220的厚度太小，则不足以降低所述衬底300的粗糙度，不能有效的发挥所述反射层100的反射能力。若沉积的所述第二牺牲层220的厚度太大，会导致所述反射层100、所述牺牲层200和所述衬底300的应力不匹配，造成膜层脱落的问题。通常沉积所述第一牺牲层210时选取的材料会存在吸光的问题，则沉积的所述第一牺牲层210的厚度不能太大，否则会吸收大部分的光，影响所述反射层100的反射能力，从而会使所述发光二极管芯片10的亮度降低。

请参见图9至图12，在一个实施例中，所述方法还包括：

S50，在所述P半导体层600上方制备电流阻挡层700。

在本实施例中，采用PECVD沉积所述电流阻挡层700，也可以采用蒸镀的方式沉积所述电流阻挡层700。

S60，在所述P半导体层600上方制备电流扩展层800。

在本实施例中，采用常规的方式，如蒸镀、溅射等方式，沉积所述电流扩展层800。

S70，制备P电极910和N电极920。

在本实施例中，采用常规的方式，例如：蒸镀、溅射、化镀等方式，在所述电流扩展层上方制备所述P电极910。可以采用干法刻蚀的方法刻蚀掉部分所述P半导体层600和部分所述发光层500，露出部分所述N半导体层400，形成台阶410。在所述台阶410上采用常规方式，例如：蒸镀、溅射、化镀等方式，制备所述N电极920。

传统设计的所述反射层100和本申请实施例中制备所述发光二极管芯片10的所述反射层100在可见光波长范围内的反射率的对比，如图13所示。从图中可以看出，在可见光波长在420nm-730nm左右时，所述反射层100的反射率能够达到95％以上，并且，在可见光波长在730nm-800nm左右时，相同波长下本申请实施例中制备所述发光二极管芯片10的所述反射层100比传统设计的所述反射层100的反射率高。

在另外一个实施例中，沉积的所述反射层100在波长在420nm-730nm左右，则所述反射层100的反射率能够达到95％以上。并且沉积所述发射层100所用的材料依次为TiO

上述仅介绍了所述发光二极管芯片的制备方法的部分实施例，其他部分的结构可参考关于所述发光二极管芯片10的结构的实施例，在此不再赘述。

应该理解的是，虽然图中的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其他的顺序执行。而且，图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。