技术领域
本发明涉及一种设计空间探索技术，具体为基于相关性和高斯过程回归的设计空间参数迁移学习，属于EDA设计技术领域。
背景技术
随着半导体工艺的发展和工艺结点的不断减少，越来越多的器件或者逻辑门被集成到一颗芯片上。根据摩尔定律，如图1所示，到2020年，一颗芯片将最多可集成百亿级晶体管。如此具有数量庞大晶体管的集成电路给集成电路电子设计自动化(Electronic DesignAutomation，EDA)带来巨大的挑战。
集成电路自动化设计主要分为前端设计，逻辑综合，物理设计和验证。逻辑综合和物理设计过程中需要工程师指定或者尝试各种约束和策略来满足设计需求。在超大规模集成电路中，拥有亿门级以上的电路在使用现有集成电路EDA工具非常耗时，逻辑综合和物理设计的设计空间非常庞大，以至于无法在该设计空间中遍历所有的设计点。针对此问题，采用基于Copula的设计空间参数迁移学习，大大减少仿真的时间以及参数的设计空间大小，在此基础上即可快速找到全局最优化设计。
设计空间探索有多种传统方法，包括基于离线模型优化、基于仿真的优化和贝叶斯优化。基于离线模型优化方法是根据历史数据进行回归，根据历史数据来预测估计值，该方法不能保证数据的准确性。基于仿真优化方法将性能视为黑盒功能，采用元启发式方法，如遗传算法等，该方法收敛缓慢，优化时间较长。贝叶斯优化通过选择采集函数中性能最差的点，并对此点进行仿真获取目标真实值，并更新数据集和统计模型，将该最差的点进行优化；经过多次迭代，统计模型可以统计出参数和目标之间的非线性关系，EDA中，设计空间大，且仿真次数多，耗时严重，最终的优化时间较长。
文献[1]中将系统的概率模型分解为分层组件，并使用该模型提高此设计空间探索问题的优化速度。随着人们对高层次综合(HLS)的兴趣日益浓厚，文献[2-4]考虑如何对这种硬件生成器的行为进行建模来加速探索复杂的设计空间。帕累托最优边界为设计师提供了一系列好的折衷点，为了获得更准确的值，文献[5-6]考虑了基于模型的设计空间抽样，以构造帕累托最优设计集。
[1]Lo C,Chow P.Hierarchical Modelling of Generators in Design-SpaceExploration.2020 IEEE 28th Annual International Symposium on Field-Programmable Custom Computing Machines(FCCM).May 2020:186-194.
[2]S.Liu,F.C.Lau and B.C.Schafer,"Accelerating FPGA Prototypingthrough Predictive Model-Based HLS Design Space Exploration,"2019 56th ACM/IEEE Design Automation Conference(DAC),Las Vegas,NV,USA,2019,pp.1-6.
[3]Z.Wang,J.Chen and B.C.Schafer,"Efficient and Robust High-LevelSynthesis Design Space Exploration through offline Micro-kernels Pre-characterization,"2020Design,Automation&Test in Europe Conference&Exhibition(DATE),Grenoble,France,2020,pp.145-150.
[4]Y.Choi and J.Cong,“HLS-Based Optimization and Design SpaceExploration for Applications with Variable Loop Bounds,”in Proceedings of theIEEE/ACM International Conference on Computer-Aided Design(ICCAD),Nov 2018,pp.1–8.
[5]H.-Y.Liu and L.P.Carloni,“On Learning-Based Methods for Design-Space Exploration with High-Level Synthesis,”Proceedings of the 50th AnnualDesign Automation Conference(DAC),pp.50:1–50:7,May 2013.
[6]P.Meng,A.Althoff,Q.Gautier,and R.Kastner,“Adaptive Threshold Non-Pareto Elimination:Re-thinking Machine Learning for System Level Design SpaceExploration on FPGAs,”in Proceedings of the Design,Automation Test in EuropeConference Exhibition(DATE),March 2016,pp.918–923.
发明内容
技术问题：本发明所要解决的技术问题是基于相关性和高斯过程回归的设计空间参数迁移学习：关联不同工艺下PPA(性能、功耗、面积)目标的相关性，并通过高斯Copula为先进工艺设置先验信息，使用高斯过程预测设计参数以及PPA目标之间的关系，采取先估计后验证的方式，从而选取少量参数设计以缩小设计参数搜索空间，减小时间成本，提高设计速度。
技术方案：本发明的一种基于相关性和高斯过程回归的设计空间参数迁移学习方法，该方法将高斯Copula、高斯过程与汤普森采样相结合，具体包括以下步骤：
步骤1.相关性算法
通过高斯Copula在不同工艺的不同设计下目标之间建立相关性，将目标映射为服从高斯分布并且具有相关性的变量，并且得到相应的数据集；
步骤2.高斯过程回归
将步骤1中获得具有相关性的各个工艺下的数据用于拟合高斯过程，有效地输出先进工艺下的设计参数的概率分布；
步骤3.汤普森采样
在先进工艺下的设计参数空间中采样N组候选设计参数，利用步骤2中高斯过程输出的设计参数的概率分布，通过汤普森采样获得表现最优的设计参数。
其中，
所述步骤1中，在某一种工艺下，f
其中，f
一种工艺下的目标y
H(y
其中H为y
C(U
通过(2)构造一个Copula函数，高斯Copula定义为：
C(U
其中，Φ是标准正态分布的累积概率分布，φ
由高斯Copula定义，令
其中，y
所述步骤2中，对于步骤1获得的数据集
X＝[X
设Z＝f(X)+ε，其中f表示设计参数X与目标估计映射的Z之间的高度非线性变换，
Z～N(μ(X),K(X,X′)) (4)
其中μ(X)为均值函数，K(X,X′)为核函数；采用径向基核函数：
其中Λ是特定于尺寸的长度的对角矩阵
对于加入一个新的目标估计映射值z
由此可以计算出z
z
其中m(x)为均值，Σ(x)为方差，具体的计算表达式如下：
最大化后验分布可以在给定新的设计参数x
其中
其中，D′
所述步骤3中，通过步骤2中式(7)拟合出z的概率分布，在先进工艺下的设计参数空间中采样N组候选设计参数x
有益效果：本发明合理地将相关性算法融入到不同工艺下的设计空间探索中，通过关联不同工艺下的评估目标的相关性，使得在先进工艺下的设计空间探索的时间大大减小，并且通过以前工艺下的最优化设计有效的找到先进工艺下的最优化设计。本发明将此技术应用到EDA流程中，可以大大缩短寻找最优化设计的时间，并且能够有效的权衡PPA。
附图说明
图1是摩尔定律图；
图2是一维高斯过程回归图；
图3是汤普森采样与贪婪算法性能比较图；
图4是基于相关性和高斯过程回归的设计空间参数迁移学习框图；
图5是部分设计参数图。
具体实施方式
1、相关性算法
在一种工艺下，f
一种工艺下的目标y
H(y
其中H为y
C(U
可以通过(2)构造一个copula。所以高斯Copula定义为：
C(U
其中，Φ是标准正态分布的累积概率分布，φ
由高斯Copula定义，令
2、高斯过程回归
对于以上获得的数据集
所以X＝[X
设Z＝f(X)+ε，其中f表示设计参数X与目标估计映射的Z之间的高度非线性变换，
Z～N(μ(x),K(x,x′)) (4)
其中μ(x)为均值函数，K(x,x′)为核函数。本发明采用径向基核函数：
其中Λ是特定于尺寸的长度的对角矩阵
对于加入一个新的目标估计映射值z
由此可以计算出z
z
其中m(x)为均值，Σ(x)为方差，具体的计算表达式如下：
最大化后验分布可以在给定新的设计参数x
其中
3、汤普森采样
通过上述高斯过程(7)可以拟合出z的概率分布，在先进工艺下的设计参数空间中采样N组候选设计参数x
表1汤普森采样
汤普森采样是一种用于在线决策问题的算法，在利用已知信息以最优化性能的开发和积累可能改善未来性能的新信息之间进行权衡，以获取表现最佳的设计点。本发明利用高斯过程回归获得的具有相关信息的z的概率分布，通过汤普森采样获得表现最优的设计参数，良好平衡多目标的最佳设计参数。图3表明，汤普森采样算法的性能迅速收敛至最佳状态，而对于贪婪算法而言，却远非如此。汤普森采样能够获取更优的设计点，并且所需时间大大减少，对设计空间探索非常适用。
4、整体流程
以上基于相关性及高斯过程回归的设计空间参数迁移学习的流程如图4所示，根据M种工艺下的参数得到相应的PPA目标，其中，M种工艺可为180nm、65nm和45nm等多种工艺，作为高斯Copula的输入，以关联其PPA目标之间的相关性，得到具有M种工艺下相关信息的Z，作为高斯Copula的输出。该模块有效地将各个不同工艺下的数据信息建立相关性，关联各个工艺下的非线性关系，提高计算精度及可靠性。利用高斯过程回归的输出为高斯过程的均值和方差的优点，将M种工艺下的参数X和具有相关性的Z作为高斯过程的输入，拟合高斯过程，并以此预测具有相关信息的z的概率密度函数；高斯过程核函数中的超参数通过式(10)选取。在先进工艺下抽样N组设计参数，先进工艺可采用小于等于28nm的工艺，利用高斯过程回归获得的具有相关信息的z的概率分布，作为汤普森采样的输入，获得表现最优的设计参数，良好平衡多目标的最佳设计参数。采用上述算法，可以快速地获取物理设计的最优化设计，并减少仿真次数，大大缩短优化时间。
实施例1：
以下将结合附图和实例详细阐述本发明。
图5给出在仿真过程的设计参数的选择，将参数设计成不同的值存在向量x中，如表2所示。在完成逻辑综合和物理设计之后会生成对应的PPA的向量y
表2参数设置
一种工艺下的目标y
H(y
其中H为y
C(U
可以通过(2)构造一个copula。所以高斯Copula定义为：
C(U
其中，Φ是标准正态分布的累积概率分布，φ
由高斯Copula定义，令
对于以上获得的数据集
所以X＝[X
设Z＝f(X)+ε，其中f表示设计参数X与目标估计映射的Z之间的高度非线性变换，
Z～N(μ(x),K(x,x′)) (4)
其中μ(x)为均值函数，K(x,x′)为核函数。本发明采用径向基核函数：
其中Λ是特定于尺寸的长度的对角矩阵
加入一个新的目标估计映射值z
由此可以计算出z
z
其中m(x)为均值，Σ(x)为方差，具体的计算表达式如下：
最大化后验分布可以在给定新的设计参数x
其中
如图4下半部分所示，通过高斯过程过程拟合出的z的概率分布，在先进工艺下(小于等于28nm的先进工艺)的设计参数空间中采样N组候选设计参数x
机译： 基于参数灵敏度反馈的快速准确的基于CAE的设计空间探索的设计参数意义的自动排序
机译： 使用参数灵敏度反馈对设计参数重要性进行自动排名，以快速，准确地进行基于CAE的设计空间探索
机译： 基于自治参数和内分泌参数相关性的情绪和相关结果预测
