具有自终止控制功能的电阻内存以及自终止控制方法

技术领域

本发明涉及一种非易失性内存，尤其涉及一种具有自终止控制功能的电阻内存以及自终止控制方法。

背景技术

电阻性随机存取内存(resistive random access memory，RRAM)为一种类型的非易失性内存且拥有例如结构简单、容量大、成本低、功率低以及速度快的优点。RRAM的每一内存单元可具有二元状态，即高电阻状态(high resistance state，HRS)以及低电阻状态(low resistance state，LRS)。写入电流施加到选定的内存单元以改变状态。在执行一设置(SET)操作时，写入电流被电流增量增大直到选定的内存单元从HRS切换为LRS为止。然而，由于写入终止时序因温度或制程而发生变化，因此内存单元的最终低电阻也从目标值偏移。因此，如何避免低电阻偏差以及提出一种稳定的自终止电路成为目前电阻性随机存取内存的技术发展的一个重要问题。

发明内容

本发明提供一种具有自终止控制功能的电阻内存以及一种自终止控制方法，其可实现不受制程、电压和温度(process,voltage,and temperature，PVT)或工艺角(processcorners)影响的准确自终止控制。

本发明的电阻存储器具有自终止控制功能，且包含至少一内存单元、源极线控制电路和电流参考电路。至少一内存单元耦接到位线和源极线且包括单元晶体管和电阻组件，其中电阻组件的电阻在写入操作期间发生变化。源极线控制电路包含终止开关和比较器。终止开关耦接到源极线且根据比较结果终止对至少一内存单元执行的写入操作。比较器将源极线节点的电压与参考电压进行比较以输出比较结果，其中源极线节点位于源极在线且位于至少一内存单元与终止开关之间，且源极线节点的电压响应于电阻组件的电阻。电流参考电路包含可变电阻电路和参考电压节点。可变电阻电路根据电阻组件的目标电阻提供有效电阻，且输出参考电流。参考电压节点耦接到可变电阻电路和比较器，且接收参考电流以将参考电压提供到比较器。

一种用于本发明的电阻内存的自终止控制方法，其包含以下步骤：根据选定内存单元的电阻组件的目标电阻对电阻内存的选定内存单元执行写入操作，且相应地产生源极线电压；根据电阻组件的目标电阻提供虚拟内存单元的有效电阻且基于所述有效电阻输出参考电压，其中虚拟内存单元配置成对应于选定内存单元；将源极线电压与参考电压进行比较以产生比较结果；以及根据比较结果终止写入操作。

为了使前述内容更容易理解，以下详细地描述伴有附图的若干实施例。

附图说明

包含附图以提供对本发明的进一步理解，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的示范性实施例，并与描述一起用于解释本发明的原理。

图1为描绘本发明的一实施例的电阻内存的方块图；

图2为描绘本发明的一实施例的电阻内存的示意性电路图；

图3为描绘本发明的一实施例的电阻内存的示意性电路图；

图4为根据本发明的一实施例的用于电阻内存的自终止控制方法的流程图。

附图标记说明

100、200、300：电阻内存；

110、210：源极线控制电路；

120、220：电流参考电路；

130：位线控制电路；

140：字线控制电路；

150：选择信号产生电路；

230：可变电阻电路；

302：外部源装置；

310：电流源；

320、330、DMUX1、DMUX3、DMUX4、MUX1、MUX2、MUX3、MUX4、TC：晶体管；

BL：位线；

COMP：比较器；

DMC：虚拟内存单元；

DTL：虚拟限流器；

DTT：虚拟终止开关；

Enable：使能信号；

I：参考电流；

MC：内存单元；

N：源极线节点；

Nref：参考电压节点；

R0～Rn：参考电阻组件；

RC：电阻组件；

S410、S420、S430、S440：步骤；

Sel0～Seln：选择信号；

SL：源极线；

SW0～SWn：选择开关；

TD：虚拟单元晶体管；

TL：限流器；

TT：终止开关；

VBIAS：偏置电压；

VBL：位线信号；

VPPY：启动信号；

Vref：参考电压；

VSL：源极线电压；

VSS：接地端；

VWL：字线信号；

WL：字线。

具体实施方式

在以下详细描述中，出于解释的目的，阐述许多特定细节以便提供对本发明实施例的透彻理解。然而，将显而易见的是，可在无这些特定细节的情况下实践一或多个实施例。在其它情况下，示意性地展示现有结构和装置以便简化附图。

图1为描绘本发明的一实施例的电阻内存的方块图。参看图1，电阻内存100包含至少一内存单元MC、源极线控制电路110、电流参考电路120、位线控制电路130以及字线控制电路140。内存单元MC安置于位线BL与字线WL之间的相交点处，且包含晶体管TC和电阻组件RC。电阻组件RC的电阻可变化且由写入操作(例如形成操作、设置操作或重置操作)改变。过渡金属氧化物层可实现电阻组件RC，且本发明的实施例并不限于此。

电阻组件RC的第一端耦接到位线BL，且电阻组件RC的第二端耦接到晶体管TC的第一端。晶体管TC的第二端耦接到源极线SL，且晶体管TC的控制端耦接到字线WL。源极线SL耦接到源极线控制电路110，位线BL耦接到位线控制电路130，且字线WL耦接到字线控制电路140。在选择内存单元MC时，字线控制电路140发送字线信号以接通晶体管TC。通过位线BL、源极线SL以及晶体管TC将脉冲施加于电阻组件RC以执行写入操作或读取操作。

电阻内存100进一步包含选择信号产生电路150。源极线控制电路110还耦接到电流参考电路120，且电流参考电路120耦接到选择信号产生电路150。源极线控制电路110可在改变内存单元MC的电阻状态之后终止写入操作。选择信号产生电路150根据内存单元MC的电阻状态的目标值将选择信号输出到电流参考电路120。电流参考电路120根据选择信号将参考电压提供到源极线控制电路110。随后，源极线控制电路110将参考电压与源极线电压进行比较以确定是否终止写入操作。

以下将进一步阐述实施细节。

图2为描绘本发明的一实施例的电阻内存的示意性电路图。参看图2，电阻内存100适用于电阻内存200的电路。晶体管MUX1和晶体管MUX2是位线控制电路130的部分电路，且晶体管MUX3和晶体管MUX4是源极线控制电路110的部分电路。当在写入操作(本文中为设置操作)期间选择内存单元MC时，字线WL接收字线信号VWL以接通晶体管TC。另外，晶体管MUX1到晶体管MUX4也由启动信号VPPY接通；位线BL接收位线信号VBL且源极线SL耦接到接地端VSS。写入电流将施加于内存单元MC。当电阻组件RC的电阻改变时，源极线SL的电流响应于所述电阻而改变。随着电阻组件RC的电阻逐渐减小，源极线SL的电流相应地升高。

源极线控制电路210(对应图1的源极线控制电路110)进一步包含限流器TL、终止开关TT以及比较器COMP。限流器TL配置于终止开关TT与内存单元MC之间。限流器TL和终止开关TT可由NMOS晶体管实施，但本发明的实施例不限于此。

详细地说，晶体管MUX3耦接到晶体管TC的第二端和晶体管MUX4的第一端。晶体管MUX4的第二端耦接到源极线节点N和限流器TL。限流器TL的输入端耦接到源极线节点N，且限流器TL的输出端耦接到终止开关TT。

源极线节点N配置于源极线SL上且位于内存单元MC与终止开关TT之间。本发明的实施例并不限制于源极线节点N需要处于晶体管MUX4与限流器TL之间。源极线节点N接收从内存单元MC输出的电流以提供源极线电压VSL。源极线电压VSL是响应于电阻组件RC的电阻的源极线节点N上的电压。当内存单元MC处于HRS下时，源极线电压VSL处于低电压状态下。相比之下，当内存单元MC处于LRS下时，源极线电压VSL处于高电压状态下。

在实施例中，限流器TL配置于终止开关TT与源极线节点N之间且由偏置电压VBIAS控制。限流器TL配置成控制写入电流的电流量；因此，可将写入电流(特别是设置电流)控制为小于饱和电流值，从而在设置操作期间避免不可逆的损害。

终止开关TT耦接到源极线SL且配置于限流器TL与接地端VSS之间。终止开关TT可根据来自比较器COMP的比较结果终止对内存单元MC执行的写入操作。比较器COMP的输入端接收来自电流参考电路220的参考电压Vref以及源极线节点N的源极线电压VSL。比较器COMP将源极线电压VSL与参考电压Vref进行比较以将比较结果输出到终止开关TT的控制端。当源极线电压VSL大于参考电压Vref时，终止开关TT断开以终止写入操作。

电流参考电路220包含可变电阻电路230和参考电压节点Nref。可变电阻电路230配置成根据电阻组件RC的目标电阻提供有效电阻，且输出参考电流I。在实施例中，写入操作为设置操作，电阻组件RC的目标电阻为内存单元MC的LRS的目标值，且有效电阻设定为等于目标电阻。

可变电阻电路230包含多个参考电阻组件R0到Rn以及多个选择开关SW0到SWn，其中n是整数。参考电阻组件R0到参考电阻组件Rn以并联配置方式电性连接，且选择开关SW0到选择开关SWn分别耦接到参考电阻组件R0到参考电阻组件Rn。根据选择信号Sel0～Seln选择性地接通选择开关SW0～SWn以使得这些参考电阻组件R0～Rn形成有效电阻。参看以上叙述，选择信号Sel0到选择信号Seln可由选择信号产生电路150提供且根据内存单元MC的LRS或HRS的目标值产生。换句话说，在预先决定LRS或HRS的目标值之后，可变电阻电路230将选择性地电性连接参考电阻组件R0～Rn之中的一或多个参考电阻组件，以提供有效电阻并相应地输出参考电流I。在一实施例中，参考电阻组件R0～Rn的电阻以2的幂关系配置。举例来说，参考电阻组件R0的电阻为R，参考电阻组件R1的电阻为2R，参考电阻组件R2的电阻为4R。

更具体地说，电流参考电路220可配置为对应于主存储器单元数组的虚拟内存单元数组。电流参考电路220进一步包含至少一虚拟内存单元DMC、虚拟终止开关DTT以及虚拟限流器DTL。虚拟内存单元DMC配置成对应于内存单元MC且包含可变电阻电路230和虚拟单元晶体管TD。虚拟单元晶体管TD耦接到可变电阻电路230且将参考电流I输出到参考电压节点Nref。应注意，虚拟内存单元DMC具有与内存单元MC相同的电特性。这意味着其在相同环境下具有极其类似的性能和影响，例如PVT变化和工艺角。在一实施例中，参考电阻组件R0到参考电阻组件Rn以及电阻组件RC由相同材料制成，且虚拟单元晶体管TD和单元晶体管TC为具有相同结构的相同类型晶体管；因此，其拥有相同的电特性。

在实施例中，电流参考电路220进一步包含晶体管DMUX1、晶体管DMUX3以及晶体管DMUX4。晶体管DMUX1、晶体管DMUX3以及晶体管DMUX4配置成对应于晶体管MUX1、晶体管MUX3以及晶体管MUX4，且也由启动信号VPPY接通，以便在选择内存单元MC时启动虚拟内存单元DMC。举例来说，在利用位线信号VBL对内存单元MC执行的设置操作期间，虚拟内存单元DMC也在相同时间被施加位线信号VBL。

晶体管DMUX3耦接到虚拟晶体管TD的第二端和晶体管DMUX4的第一端。晶体管DMUX4的第二端耦接到参考电压节点Nref和虚拟限流器DTL。虚拟限流器DTL的输入端耦接到参考电压节点Nref，且虚拟限流器DTL的输出端耦接到虚拟终止开关DTT。

参考电压节点Nref接收从虚拟内存单元DMC输出的参考电流I以提供参考电压Vref。应注意，电路中的参考电压节点Nref的配置位置与源极线节点N的配置位置极其类似。

虚拟限流器DTL配置成对应于限流器TL。虚拟终止开关DTT配置成对应于终止开关TT。本文中，虚拟终止开关DTT和虚拟限流器DTL由NMOS晶体管实施。虚拟限流器DTL具有与限流器TL相同的晶体管结构，且虚拟终止开关DTT具有与终止开关TT相同的晶体管结构。

在一实施例中，电流参考电路220的晶体管具有与源极线控制电路210的对应晶体管相同的电特性。虚拟内存单元DMC的因PVT因素或工艺角而导致的影响与内存单元MC的因PVT因素或工艺角而导致的影响一致。因此，参考电流I与源极线SL的电流之间的差异将无关于PVT。在写入操作完成之后的电阻组件RC的最终电阻的偏差减小。

虚拟限流器DTL耦接在虚拟终止开关DTT与虚拟内存单元DMC之间，且由偏置电压VBIAS控制。虚拟终止开关DTT耦接在虚拟限流器DTL与接地端VSS之间。更具体地说，虚拟限流器DTL的第一端耦接到虚拟限流器DTL的控制端和参考电压节点Nref，虚拟限流器DTL的第二端耦接到虚拟终止开关DTT的第一端，虚拟终止开关DTT的第二端耦接到接地端VSS，且虚拟终止开关DTT的控制端接收使能信号Enable。

由于参考电压节点Nref也接收偏置电压VBIAS，因此比较器COMP将偏置电压VBIAS与源极线电压VSL进行比较，限流器TL的控制端也接收偏置电压VBIAS。

在本发明实施例中，电流参考电路220可在无外部电流源的情况下自产生参考电流I，因此电流参考电路220和源极线控制电路210可整合到一个芯片中。电阻内存200可实现芯片上控制功能且最小化电路大小。

图3为描绘本发明的一实施例的电阻内存的示意性电路图。参看图3，电阻内存300的电路结构与电阻内存200的电路结构极其类似，且还适用于电阻内存100。电阻内存200与电阻内存300之间的差异为电阻内存300包含外部源装置302。虚拟限流器DTL的控制端耦接到外部源装置302，但不耦接到参考电压节点Nref。在实施例中，参考电压Vref将未必为偏置电压VBIAS。

具体地说，虚拟限流器DTL和虚拟终止开关DTT为晶体管，虚拟限流器DTL的第一端耦接到参考电压节点Nref，虚拟限流器DTL的第二端耦接到虚拟终止开关DTT的第一端，虚拟限流器DTL的控制端耦接到外部源装置302以接收偏置电压VBIAS，虚拟终止开关DTT的第二端耦接到接地端VSS，且虚拟终止开关DTT的控制端接收使能信号Enable。

在实施例中，外部源装置302包含电流源310、晶体管320以及晶体管330，但本发明的实施例不限于此。晶体管320为负载组件且耦接在电流源310与晶体管330之间。晶体管330耦接在晶体管320与接地端VSS之间。电流参考电路220和源极线控制电路210仍可整合到一个芯片中。

由于电阻内存300的操作与电阻内存200的操作相同，因此在下文中省略相关描述。

图4为根据本发明的一实施例的用于电阻内存的自终止控制方法的流程图。参看图4，图4的自终止控制方法适用于图1到图3的实施例。

在步骤S410中，根据选定内存单元的电阻组件的目标电阻对电阻内存的选定内存单元执行写入操作，且相应地产生源极线电压VSL。源极线电压VSL的量值反应电阻组件的电阻。

在步骤S420中，根据目标电阻来提供虚拟内存单元的有效电阻，且基于有效电阻输出参考电压Vref，其中虚拟内存单元配置成对应于选定内存单元。

在步骤S430中，将源极线电压VSL与参考电压Vref进行比较以产生比较结果。在源极线电压VSL大于参考电压Vref时执行步骤S440，且在源极线电压VSL小于或等于参考电压Vref时返回到步骤S410。

图4的每一步骤已在图1到图3的实施例中描述，且在下文中将不重复。

综上所述，本发明的电阻内存包含至少一内存单元和对应于所述至少一内存单元的至少一虚拟内存单元。内存单元包含单元晶体管和电阻组件，且虚拟内存单元包含可变电阻电路和虚拟单元晶体管。虚拟单元晶体管和单元晶体管具有相同的电特性，且可变电阻电路可基于电阻组件的目标电阻提供有效电阻。从虚拟内存单元输出的电流提供参考电压，且从内存单元输出的电流提供源极线电压。写入操作将基于源极线电压与参考电压的比较结果而自终止。终止机制将不受PVT因素和工艺角的影响。

以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。