首页> 中国专利> 一种基于FPGA的减少BUFG资源的实时传输实现系统及方法

一种基于FPGA的减少BUFG资源的实时传输实现系统及方法

摘要

本发明提供了一种基于FPGA的减少BUFG资源的实时传输实现系统,包括主控模块和辅助模块,所述主控模块与辅助模块相连接;所述主控模块包括高速采集板、信号处理板和时序控制板,所述高速采集板与信号处理板相连接,所述信号处理板与时序控制板相连接;所述辅助模块包括电源模块、板卡和机箱背板;所述机箱背板上设置有数据外部接口、同步时钟接口和射频时钟接口,所述辅助模块上设置有检测板,所述检测板包括第一汇总芯片、第二汇总芯片、第三汇总芯片和第四汇总芯片,所述第四汇总芯片产生BUFG超标问题。本发明为后续高速宽带多路数据处理得以顺利进行奠定了基础,具有很实用的工程价值。

著录项

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2023-05-16

    授权

    发明专利权授予

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号