一种带二进制补码转换的加法器电路

技术领域

本发明涉及二进制补码技术领域，特别是涉及一种带二进制补码转换的加法器电路。

背景技术

计算机是基于二进制系统，只有0和1，二进制补码在计算机系统中既可以用来表示正数，也可以用来表示负数。二进制补码在加法器和算数逻辑单元中扮演着重要的角色，极大地影响着加法器和算术逻辑单元的运算速度。目前的二进制补码转换电路需要多路选择器和加法器组成，结构复杂，速度慢。

发明内容

本发明的目的是提供一种带二进制补码转换的加法器电路，实现补码转换的同时减小了动态损耗。

为实现上述目的，本发明提供了如下方案：

一种带二进制补码转换的加法器电路，包括补码加速器、延迟电路和加法器电路；所述补码加速器与所述延迟电路连接，所述延迟电路与所述加法器电路连接；

所述补码加速器用于获得第一操作数的补码，将所述第一操作数的补码和第二操作数输入所述延迟电路；所述第一操作数和所述第二操作数均为二进制数，所述第二操作数为正数；所述延迟电路用于将所述第一操作数的补码和所述第二操作数延时输出；所述加法器电路用于将延时输出的所述第一操作数的补码和所述第二操作数进行相加。

可选地，所述补码加速器包括多级运算单元；第0级运算单元为与运算单元，所述第0级运算单元包括与门，第1级运算单元至第n-2级运算单元为复合逻辑运算单元，所述复合逻辑运算单元均包括与门、或门和异或门，所述复合逻辑运算单元中与门的输出端为所述复合逻辑运算单元中或门的第一输入端，所述复合逻辑运算单元中或门的输出端为所述复合逻辑运算单元的输出端；

各级所述运算单元逐级连接，第i级运算单元的输出端连接第i+1级运算单元中或门的第二输入端和第i+1级运算单元中异或门的第一输入端，i∈[0，n-2]；第1级运算单元至第n-2级运算单元中与门的第一输入端和所述第0级运算单元中与门的第一输入端连接选择信号；所述选择信号设置为所述第一操作数的符号位；

n-1位的所述第一操作数按位从低到高依次输入第0级运算单元至第n-2级运算单元中与门的第二输入端；第1级运算单元至第n-2级运算单元中与门的第二输入端与异或门的第二输入端连接；第0级运算单元中与门的第二输入端、第1级运算单元至第n-2级运算单元中异或门的输出端的输出和所述第一操作数的符号位按位从低到高构成所述第一操作数的补码。

可选地，所述延迟电路包括延时信号输入端和2n个与门，所述延时信号输入端分别与2n个与门的第一输入端连接；所述第一操作数的补码按位依次输入所述延迟电路中n个与门的第二输入端，所述第二操作数按位依次输入所述延迟电路中n个与门的第二输入端；所述延迟电路中2n个与门的输出端的输出构成所述第一操作数的补码和所述第二操作数。

可选地，所述加法器电路包括半加器和n-1级全加器；n-1级全加器逐级连接，半加器的进位输出输入第1级全加器，第j级全加器的进位输出输入第j+1级全加器，j∈[1，n-2]。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明通过补码加速器实现对操作数进行补码转换，且通过延时单元实现两个操作数同时到达加法器进行加法运算，减小了动态功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种带二进制补码转换的加法器电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种带二进制补码转换的加法器电路，实现补码转换的同时减小了动态损耗。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

对于一个有符号二进制数，若为正数时，补码与原码一样；若为负数时，通过观察原码和补码发现：从最低位到最高位看过去(即由右至左)，找到第一个“1”，符号位和找到的第一个“1”以及第一个“1”之后的“0”保持不变，将找到的第一个“1”和符号位间的比特位按位取反，这样得到的结果即为所求数的补码。对于一个信号，如果将它与延时单元作为与门的两个输入，那么与门的输出是将这个信号延迟一段时间再输出的结果，但信号的值不会改变。

基于上述理论，本发明公开了一种带二进制补码转换的加法器电路3。

图1为本发明一种带二进制补码转换的加法器电路3结构示意图，如图1所示，一种带二进制补码转换的加法器电路3，包括补码加速器1、延迟电路2和加法器电路3；补码加速器1与延迟电路2连接，延迟电路2与加法器电路3连接。

补码加速器1用于获得第一操作数的补码，将第一操作数的补码和第二操作数输入延迟电路2；第一操作数和第二操作数均为二进制数，第二操作数为正数；延迟电路2用于将第一操作数的补码和第二操作数延时输出；加法器电路3用于将延时输出的第一操作数的补码和第二操作数进行相加。

补码加速器1包括多级运算单元；第0级运算单元为与运算单元，第0级运算单元包括与门，第1级运算单元至第n-2级运算单元为复合逻辑运算单元，复合逻辑运算单元均包括与门、或门和异或门，复合逻辑运算单元中与门的输出端为复合逻辑运算单元中或门的第一输入端，复合逻辑运算单元中或门的输出端为复合逻辑运算单元的输出端。

各级运算单元逐级连接，第i级运算单元的输出端连接第i+1级运算单元中或门的第二输入端和第i+1级运算单元中异或门的第一输入端，i∈[0，n-2]；第1级运算单元至第n-2级运算单元中与门的第一输入端和第0级运算单元中与门的第一输入端连接选择信号；选择信号设置为第一操作数的符号位。

n-1位的第一操作数按位从低到高依次输入第0级运算单元至第n-2级运算单元中与门的第二输入端；第1级运算单元至第n-2级运算单元中与门的第二输入端与异或门的第二输入端连接；第0级运算单元中与门的第二输入端（即第一操作数的最低位）、第1级运算单元至第n-2级运算单元中异或门的输出端的输出和第一操作数的符号位按位从低到高构成第一操作数的补码。

延迟电路2包括延时信号输入端和2n个与门，延时信号输入端分别与2n个与门的第一输入端连接；第一操作数的补码按位依次输入延迟电路2中n个与门的第二输入端，第二操作数按位依次输入延迟电路2中n个与门的第二输入端；延迟电路2中2n个与门的输出端的输出构成第一操作数的补码和第二操作数。

加法器电路3包括半加器和n-1级全加器；n-1级全加器逐级连接，半加器的进位输出输入第1级全加器，第j级全加器的进位输出输入第j+1级全加器，j∈[1，n-2]。

两个操作数在加法器中进行加法运算时，操作数既可以为正，也可以为负。若其中一个操作数为负，则需要对这个操作数进行补码转换。并且通常要求两个操作数能同时达到加法器进行运算，目的是减小动态功耗。本发明提出的电路可以实现补码转换和减小动态功耗这两个要求。

下面详细说明本发明一种带二进制补码转换的加法器电路3，一种带二进制补码转换的加法器电路3分为三个部分，分别是：补码加速器1，与门和延迟信号构成的延迟电路2和加法器电路3。补码加速器1由（n-2）个复合与或门和（n-2）个异或门以及一个与门构成；延迟电路2由2n个与门和一个延迟信号组成，加法器电路3由n个加法器级联而成。下面分别介绍补码加速器1，延迟电路2和加法器这三部分的具体结构。

补码加速器1：sel作为选择信号输入到第一级的与门以及后边每一级的复合与或门中与门的输入上，复合与或门包括一个与门和一个或门，其中与门的输出为或门的一个输入，操作数信号输入到第一级与门以及后边每一级的复合与或门中与门的输入上，第一级与门的输出Co

延迟电路2：补码运算完成的输出B

加法器电路3：加法器电路3由1个半加器和n-1个全加器组成，前一级的进位输出到下一级，并且输出本级的结果。

运算过程为分为三部分，一部分是补码加速器1部分，另一部分是延迟电路2部分，还有一部分是加法器电路3。接下分别讲述这三部分的具体运算过程。

补码加速器1：对于一个操作数B

补码转换分两种情况:(1)操作数为正，符号位B

(2)操作数为负，符号位B

输出结果为B

延迟电路2：对于补码加速器1输出B

延迟电路2中与门的输出即为延迟后的两个操作数。

加法器电路3：加法器电路3的输入分别是延迟后的两个信号add

下面以具体实施例说明本发明的运算过程：8位的第一操作数B为有符号数，即负数，8位的第二操作数A为正数，第一操作数B（B

补码加速器1部分：

（1） 可以看到第一操作数的符号位B

（2） 第一级的B

（3） 第二级的输入信号Co

（4） 第三级的输入信号Co

（5） 第四级的输入信号Co

（6） 第五级的输入信号Co

（7） 第六级的输入信号Co

（8） 第七级的输入信号Co

（9） 最终得出，B

延迟电路2部分：

（1） 延迟信号作为与门AND

（2） 第一级的输入信号B

（3） 第二级的输入信号B

（4） 第三级的输入信号B

（5） 第四级的输入信号B

（6） 第五级的输入信号B

（7） 第六级的输入信号B

（8） 第七级的输入信号B

（9） 第八级的输入信号B

（10）最终得出AND

加法器电路3部分：

（1） 第一级半加器的输入add

（2） 第二级全加器的输入add

（3） 第三级全加器的输入add

（4） 第四级全加器的输入add

（5） 第五级全加器的输入add

（6） 第六级全加器的输入add

（7） 第七级全加器的输入add

（8） 第八级全加器的输入add

加法器的最终输出Sum

本发明的技术效果为：补码加速器电路与传统的补码转换电路相比，使用更少的晶体管，电路结构更为简单，且提高了补码转换的效率，在高速电路中有更好的应用。在加法器的两个操作数到达加法器之前，使用延迟电路的优点是保证了两个操作数同时到达加法器进行运算，避免了两个操作数因到达时间不同而对加法器的进位产生不必要的跳变，减小了动态功耗。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。