首页> 中国专利> 一种基于FPGA的目标检测加速器设计方法

一种基于FPGA的目标检测加速器设计方法

页面导航

摘要
著录项
相似文献

摘要

本发明公开了一种基于FPGA的目标检测加速器设计方法，首先选择要移植到该平台上的目标检测算法；然后根据选择的算法的特点,在FPGA硬件平台下采用软硬件协同设计的思想进行总体架构设计；最后对所选择的目标检测算法模型网络参数进行16位动态定点数据量化，依据网络模型的运算特点对数据的调度进行规划，并提出一个CNN硬件加速器架构，包括输入输出模块、卷积模块、池化模块、重排序模块、全连接模块、激活模块以及控制模块。本发明方法利用较少的硬件资源完成目标检测加速器的设计，提高了总线带宽利用率，具有一定的通用性和可扩展性，功耗较低，可以达到一个较高的能效比，比较适合应用在有严重功耗限制的场所。

著录项

公开/公告号CN113792621A

专利类型发明专利
公开/公告日2021-12-14

原文格式PDF
申请/专利权人杭州电子科技大学;
展开▼

申请/专利号CN202110995008.6
发明设计人颜成钢;高振;刘炳涛;刘娜;孙垚棋;张继勇;李宗鹏;
展开▼

申请日2021-08-27
分类号G06K9/00(20060101);G06N3/063(20060101);G06N3/04(20060101);G06F9/50(20060101);G06F8/76(20180101);G06F8/41(20180101);G06F9/38(20060101);G06F9/302(20060101);
代理机构33240 杭州君度专利代理事务所(特殊普通合伙);
代理人朱月芬
地址 310018 浙江省杭州市下沙高教园区2号大街
入库时间 2023-06-19 13:43:30

相似文献

专利
中文文献
外文文献

1. 一种基于FPGA的目标检测加速器设计方法 [P] . 中国专利： CN113792621A . 2021-12-14
2. 一种基于FPGA轻量级卷积加速器的设计方法 [P] . 中国专利： CN113112002A . 2021-07-13
3. DUT FPGA A TEST ARCHITECTURE HAVING MULTIPLE FPGA BASED HARDWARE ACCELERATOR BLOCKS FOR TESTING MULTIPLE DUTS INDEPENDENTLY [P] . 韩国专利： KR102043487B1 . 2019-11-11

机译： DUT FPGA一种测试架构，具有基于FPGA的硬件加速器模块，可独立测试多个器件
4. A TEST ARCHITECTURE HAVING MULTIPLE FPGA BASED HARDWARE ACCELERATOR BLOCKS FOR TESTING MULTIPLE DUTS INDEPENDENTLY [P] . 韩国专利： KR20150126364A . 2015-11-11

机译：一种具有多个基于FPGA的硬件加速器块的测试架构，可独立测试多个时间
5. A TEST ARCHITECTURE HAVING MULTIPLE FPGA BASED HARDWARE ACCELERATOR BLOCKS FOR TESTING MULTIPLE DUTS INDEPENDENTLY [P] . 世界知识产权组织专利： WO2014130056A1 . 2014-08-28

机译：一种具有多个基于FPGA的硬件加速器块的测试架构，可独立测试多个时间