首页> 中国专利> 一种基于FPGA的高速并行插值滤波器设计

一种基于FPGA的高速并行插值滤波器设计

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明实施例公开了一种基于FPGA的高速并行插值滤波器的设计方法，本发明实施例方法包括：并行频域滤波和并行重采样，频域波部分包括了上采样和滤波模块，用于对输入数据进行2倍的内插并进行低通滤波；重采样部分包括了插值控制NCO单元、全局控制单元、移位寄存器组单元、差值基点选择单元和插值运算单元，重采样设计用于消除采样率偏差保持数据时间同步，通过三次B样条插值算法及Farrow进行插值算法设计。本发明实施例利用FPGA灵活的可编程特性及高速并行的处理方式进行设计，能够有效减少硬件资源的消耗，同时高速实时的对数据进行处理。

著录项

公开/公告号CN114124034A

专利类型发明专利
公开/公告日2022-03-01

原文格式PDF
申请/专利权人成都理工大学;
展开▼

申请/专利号CN202111375041.5
发明设计人杨毅;刘培培;蒋艳丽;何泓稼;王成虎;
展开▼

申请日2021-11-17
分类号H03H17/02(20060101);G06F17/14(20060101);
代理机构
代理人
地址 610059 四川省成都市成华区二仙桥东三路1号
入库时间 2023-06-19 14:19:02

法律信息

法律状态公告日

法律状态信息

法律状态
2022-03-01

公开

发明专利申请公布

相似文献

专利
中文文献
外文文献

1. 一种基于FPGA的高速并行插值滤波器设计 [P] . 中国专利： CN114124034A . 2022-03-01
2. 一种基于FPGA的并行结构Sinc插值方法 [P] . 中国专利： CN105117196A . 2015-12-02
3. AN FIELD PROGRAMMABLE GATE ARRAY (FPGA) BASED DATA DECIPHER DEVICE FOR EXTRACTING DATA FROM PULSE DURATION MODULATED SIGNALS FROM FIELD NETWORKS WITH PARALLEL DATA CONVERSION, AND SWITCHING DATA BY SELECTING THE OPTIMUM BUS LINE WITH ACKNOWLEDGEMENTS FOR EVERY DATA ELEMENT [P] . IN2015KO00141A . 2016-08-26

机译：一种基于现场可编程门阵列（FPGA）的数据解码器设备，用于从具有并行数据转换的现场网络的脉冲持续时间调制信号中提取数据，并通过为每个数据元素选择带有确认的最优总线来交换数据
4. FPGA MATCHING METHOD OF HIGH SPEED SNORT RULE AND YARA RULE BASED ON FPGA [P] . 韩国专利： KR102014741B1 . 2019-08-28

机译：基于FPGA的高速鼻尺和亚拉尺的FPGA匹配方法
5. FPGA MATCHING DEVICE OF HIGH SPEED SNORT RULE AND YARA RULE BASED ON FPGA [P] . 韩国专利： KR102014736B1 . 2019-08-28

机译：基于FPGA的高速规则和YARA规则的FPGA匹配装置。