首页> 中国专利> 一种用于扩展并行接口的逻辑IP核

一种用于扩展并行接口的逻辑IP核

摘要

本发明提供了一种用于扩展并行接口的逻辑IP核,逻辑中例化出32位的命令地址移入寄存器、16位的数据移出寄存器和16位的数据移入寄存器,处理器SPI接口的片选信号SPI_CS、数据输出信号SPI_MOSI挂接到写入逻辑和读取逻辑的命令、地址移入寄存器和写入逻辑的数据移出寄存器上,SPI接口的数据输入信号SPI_MISO挂接到读取逻辑的数据移入寄存器上,其中命令地址移入寄存器、数据移出寄存器和数据移入寄存器均按照约定的协议帧将读写命令、地址、数据进行组合。本发明解决了国产飞腾处理器无法直接挂接Local Bus接口设备和基于Local Bus的接口逻辑IP的问题,实现成熟国产Local Bus接口设备和接口逻辑IP的上装使用。

著录项

  • 公开/公告号CN114328346A

    专利类型发明专利

  • 公开/公告日2022-04-12

    原文格式PDF

  • 申请/专利权人 中航洛阳光电技术有限公司;

    申请/专利号CN202111532166.4

  • 发明设计人 王亚辉;杨改赞;周明杰;刘伟超;

    申请日2021-12-14

  • 分类号G06F13/42(20060101);

  • 代理机构61204 西北工业大学专利中心;

  • 代理人金凤

  • 地址 471000 河南省洛阳市洛龙区王城大道696号

  • 入库时间 2023-06-19 14:53:05

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2022-04-12

    公开

    发明专利申请公布

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号