在外延横向过度生长区域的翼上制造用于垂直腔表面发射激光器的谐振腔和分布式布拉格反射器反射镜的方法

相关申请的交叉引用

根据35 U.S.C第119(e)节，本申请要求以下共同待决且共同转让的申请的权益：

由Srinivas Gandrothula、Takeshi Kamikawa和Masahiro Araki于2019年10月23日提交的、题为“在外延横向过度生长区域的翼上制造用于垂直腔表面发射激光器的谐振腔和分布式布拉格反射器反射镜的方法(METHOD OF FABRICATING A RESONANT CAVITYAND DISTRIBUTED BRAGG REFLECTOR MIRRORS FOR A VERTICAL CAVITY SURFACEEMITTING LASER ON A WING OF AN EPITAXIAL LATERAL OVERGROWTH REGION)”、代理案卷号为G&C 30794.0745USP1(2020-071-1)的美国临时申请序列号62/924,756；

该申请通过引用并入本文。

本申请与以下共同待决且共同转让的申请有关：

由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2019年10月24日提交的、题为“移除衬底的方法(METHOD OF REMOVING A SUBSTRATE)”、代理案卷号为30794.0653USWO(UC 2017-621-2)的美国实用专利申请序列号16/608,071，该申请根据35 U.S.C第365(c)节要求由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2018年5月7日提交的、题为“移除衬底的方法(METHOD OFREMOVING ASUBSTRATE)”、代理案卷号为30794.0653WOU1(UC 2017-621-2)的共同待决和共同转让的PCT国际专利申请序列号PCT/US18/31393的权益，该申请根据35 U.S.C第119(e)节要求由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2017年5月5日提交的、题为“移除衬底的方法(METHOD OF REMOVING ASUBSTRATE)”、代理案卷号为30794.0653USP1(UC 2017-621-1)的共同待决和共同转让的美国临时专利申请序列号62/502,205的权益；

由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2020年2月26日提交的、题为“使用裂开技术移除衬底的方法(METHOD OF REMOVING A SUBSTRATE WITH ACLEAVING TECHNIQUE)”、代理案卷号为30794.0659USWO(UC 2018-086-2)的美国实用专利申请序列号16/642,298，该申请根据35U.S.C第365(c)节要求由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2018年9月17日提交的、题为“使用裂开技术移除衬底的方法(METHOD OF REMOVING A SUBSTRATE WITH A CLEAVING TECHNIQUE)”、代理案卷号为30794.0659WOU1(UC 2018-086-2)的共同待决和共同转让的PCT国际专利申请序列号PCT/US18/51375的权益，该申请根据35 U.S.C第119(e)节要求由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2017年9月15日提交的、题为“使用裂开技术移除衬底的方法(METHOD OF REMOVING ASUBSTRATE WITH A CLEAVING TECHNIQUE)”、代理案卷号为30794.0659USP1(UC 2018-086-1)的共同待决和共同转让的美国临时专利申请序列号62/559,378的权益；

由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2020年9月4日提交的、题为“使用外延横向过度生长制造非极性和半极性器件的方法(METHOD OFFABRICATING NON-POLAR AND SEMI-POLAR DEVICES USING EPITAXIAL LATERALOVERGROWTH)”、代理案卷号为30794.0680USWO(UC 2018-427-2)的美国实用专利申请序列号16/978,493，该申请根据35U.S.C第365(c)节要求由Takeshi Kamikawa、SrinivasGandrothula和Hongjian Li于2019年4月1日提交的、题为“使用外延横向过度生长制造非极性和半极性器件的方法(METHOD OF FABRICATING NON-POLAR AND SEMI-POLAR DEVICESUSING EPITAXIAL LATERAL OVERGROWTH)”、代理案卷号为30794.0680WOU1(UC 2018-427-2)的共同待决和共同转让的PCT国际专利申请序列号PCT/US19/25187的权益，该申请根据35 U.S.C第119(e)节要求由Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2018年3月30日提交的、题为“使用外延横向过度生长制造非极性和半极性器件的方法(METHOD OF FABRICATING NON-POLAR AND SEMI-POLAR DEVICES USING EPITAXIALLATERAL OVERGROWTH)”、代理案卷号为G&C 30794.0680USP1(UC 2018-427-1)的共同待决和共同转让的美国临时专利申请序列号62/650,487的权益；

由Takeshi Kamikawa和Srinivas Gandrothula于2020年10月16日提交的、题为“用于划分一个或多个器件的条的方法(METHOD FOR DIVIDING A BAR OF ONE OR MOREDEVICES)”、代理案卷号为30794.0681USWO(UC 2018-605-2)的美国实用专利申请序列号17/048,383，该申请根据35U.S.C第365(c)节要求由Takeshi Kamikawa和SrinivasGandrothula于2019年5月17日提交的、题为“用于划分一个或多个器件的条的方法(METHODFOR DIVIDING A BAR OF ONE OR MORE DEVICES)”、代理案卷号为30794.0681WOU1(UC2018-605-2)的共同待决和共同转让的PCT国际专利申请序列号PCT/US19/32936的权益，该申请根据35 U.S.C第119(e)节要求由Takeshi Kamikawa和Srinivas Gandrothula于2018年5月17日提交的、题为“用于划分一个或多个器件的条的方法(METHOD FOR DIVIDING ABAR OF ONE OR MORE DEVICES)”、代理案卷号为G&C 30794.0681USP1(UC 2018-605-1)的共同待决和共同转让的美国临时申请序列号62/672,913的权益；

由Srinivas Gandrothula和Takeshi Kamikawa于2019年5月30日提交的、题为“从半导体衬底移除半导体层的方法(METHOD OF REMOVING SEMICONDUCTING LAYERS FROM ASEMICONDUCTING SUBSTRATE)”、代理案卷号为G&C 30794.0682WOU1(UC 2018-614-2)的PCT国际专利申请序列号PCT/US19/34868，该申请根据35U.S.C.第119(e)节要求由SrinivasGandrothula和Takeshi Kamikawa于2018年5月30日提交的、题为“从半导体衬底移除半导体层的方法(METHOD OF REMOVING SEMICONDUCTING LAYERS FROM A SEMICONDUCTINGSUBSTRATE)”、代理案卷号为G&C 30794.0682USP1(UC 2018-614-1)的共同待决且共同转让的美国临时申请序列号62/677,833的权益；

由Takeshi Kamikawa和Srinivas Gandrothula于2019年10月31日提交的、题为“使用外延横向过度生长获得平滑表面的方法(METHOD OF OBTAINING A SMOOTH SURFACEWITH EPITAXIAL LATERAL OVERGROWTH)”、代理案卷号为G&C 30794.0693WOU1(UC 2019-166-2)的PCT国际专利申请序列号PCT/US19/59086，该申请根据35U.S.C.第119(e)节要求由Takeshi Kamikawa和Srinivas Gandrothula于2018年10月31日提交的、题为“使用外延横向过度生长获得平滑表面的方法(METHOD OF OBTAINING A SMOOTH SURFACE WITHEPITAXIAL LATERAL OVERGROWTH)”、代理案卷号为G&C 30794.0693USP1(UC 2019-166-1)的共同待决且共同转让的美国临时申请序列号62/753,225的权益；

由Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki于2020年1月16日提交的、题为“使用沟槽移除器件的方法(METHOD FOR REMOVAL OF DEVICES USING ATRENCH)”、代理案卷号为G&C 30794.0713WOU1(UC 2019-398-2)的PCT国际专利申请序列号PCT/US20/13934，该申请根据35U.S.C.第119(e)节要求由Takeshi Kamikawa、SrinivasGandrothula和Masahiro Araki于2019年1月16日提交的、题为“使用沟槽移除器件的方法(METHOD FOR REMOVAL OF DEVICES USING A TRENCH)”、代理案卷号为G&C30794.0713USP1(UC 2019-398-1)的共同待决且共同转让的美国临时申请序列号62/793,253的权益；

由Takeshi Kamikawa和Srinivas Gandrothula于2020年3月2日提交的、题为“使外延横向生长层上的表面变平坦的方法(METHOD FOR FLATTENING A SURFACE ON ANEPITAXIAL LATERAL GROWTH LAYER)”、代理案卷号为G&C 30794.0720WOU1(UC 2019-409-2)的PCT国际专利申请序列号PCT/US20/20647，该申请根据35U.S.C.第119(e)节要求由Takeshi Kamikawa和Srinivas Gandrothula于2019年3月1日提交的、题为“使外延横向生长层上的表面变平坦的方法(METHOD FOR FLATTENING ASURFACE ON AN EPITAXIALLATERAL GROWTH LAYER)”、代理案卷号为G&C 30794.0720USP1(UC 2019-409-1)的共同待决且共同转让的美国临时申请序列号62/812,453的权益；

由Takeshi Kamikawa、Masahiro Araki和Srinivas Gandrothula于2020年3月13日提交的、题为“使用空隙部分移除器件的衬底(SUBSTRATE FOR REMOVAL OF DEVICESUSING VOID PORTIONS)”、代理案卷号为G&C 30794.0722WOU1(UC 2019-412-2)的PCT国际专利申请序列号PCT/US20/22735，该申请根据35U.S.C.第119(e)节要求由TakeshiKamikawa、Masahiro Araki和Srinivas Gandrothula于2019年3月13日提交的、题为“使用空隙部分移除器件的衬底(SUBSTRATE FOR REMOVAL OF DEVICES USING VOIDPORTIONS)”、代理案卷号为G&C 30794.0722USP1(UC 2019-412-1)的共同待决且共同转让的美国临时申请序列号62/817,757的权益；以及

由Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki于2020年3月12日提交的、题为“使用支撑板移除一个或多个器件的条的方法(SUBSTRATE FOR REMOVAL OFDEVICES USING VOID PORTIONS)”、代理案卷号为G&C 30794.0724WOU1(UC 2019-416-1)的PCT国际专利申请序列号PCT/US20/22430，该申请根据35 U.S.C.第119(e)节要求由Takeshi Kamikawa、Srinivas Gandrothula和Masahiro Araki于2019年3月12日提交的、题为“使用支撑板移除一个或多个器件的条的方法(SUBSTRATE FOR REMOVAL OF DEVICESUSING VOID PORTIONS)”、代理案卷号为G&C 30794.0724USP1(UC 2019-416-1)的共同待决且共同转让的美国临时申请序列号62/817,216的权益；

所有这些申请都通过引用并入本文。

技术领域

本发明涉及一种在外延横向过度生长(ELO)区域的翼上制造垂直腔表面发射激光器(VCSEL)的良好质量的发光孔的方法。

背景技术

人们对制造满足可制造性、良好质量、非临界公差、最佳特性和更好产量的VCSEL很感兴趣。Kuramoto等人(APEX，11，112101(2018))在开发外延分布式布拉格反射器(DBR)方面所做的工作，以及Hamaguchi等人(APEX，12，044004(2019))在衬底侧开发曲面反射镜方法方面所做的工作，是提及业界对更高质量VCSEL器件的兴趣的一些示例。

在可见区域发光体的情况下，III族氮化物材料，即具有化学式B

在美国专利号9,407,067和美国专利申请公开号2019/0173263中，以及在出版物Phys.Status Solidi A 2016，213，1170-1176中，Hamaguchi等人提到在ELO区域上制造发光元件孔；然而，大量生产和谐振腔的长度之间的不期望的晶体质量可能影响器件的最终特性。

此外，Hamaguchi等人使用曲面反射镜方法，该方法仍然需要减薄衬底以减少腔中的吸收损耗，这在工业规模上可能是难以控制的工艺。此外，通过化学或机械抛光移除或减薄衬底将是繁琐的并且会影响产量。

在Takeshi等人(APEX，第27卷，第17期，第24717-24723页(2019))以及在上文被交叉引用的由Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2018年5月7日提交的、题为“移除衬底的方法(METHOD OF REMOVING A SUBSTRATE)”的PCT国际专利申请号PCT/US18/31293中，展示了一种用于在衬底上制造发光元件之后移除衬底的稳健方法。该方法被用作在衬底上制作发光元件之后移除衬底的示例。

尽管如此，在本领域中仍然需要改进的制造VCSEL(包括谐振腔和谐振腔的反射镜)的方法。本发明满足了这种需求。

发明内容

为了克服上述现有技术中的限制，并且为了克服在阅读和理解本说明书时将变得明显的其他限制，本发明公开了一种为器件(诸如VCSEL)制造良好质量的孔的方法，该器件发射的光垂直于衬底，该器件由衬底外延制造。

具体地，本发明提出了一种使用外延横向过度生长和机械剥离的组合来制备良好质量的VCSEL器件设计的方法。此外，当显示应用需要VCSEL更好的质量和更快的通信时，本发明提供了一种解决显示应用中相关的产量和坏像素问题的方法。本发明还提出了一种处理方法，通过按照预组装的条进行组装或封装来集成或批量生产VCSEL。

本发明的关键方面包括：

·器件的发光孔制作在ELO III族氮化物层的翼区域上；因此，该器件旨在在缺陷和堆叠层错方面比直接在原生衬底上制作的器件孔具有更好的晶体质量。

·VCSEL的谐振腔长度可以外延控制，而不是在原生衬底上使用复杂的减薄技术或化学方法。

·腔的至少一个DBR反射镜放置在ELO III族氮化物层的翼上，并且在将ELO III族氮化物层与其原生衬底分离之后，至少一个DBR反射镜可以放置在ELO III族氮化物层的背侧。

·衬底可以回收用于下一批器件制造。

·这种方法与原生衬底的晶体取向无关。

·在本发明中，制备用于谐振腔VCSEL的DBR反射镜的表面仅使用生长限制掩模。

·当需要VCSEL的长谐振腔时，本发明可以用于制作曲面反射镜。

·本发明包括一种用于实现ELO III族氮化物层的应力缓和的方法，该方法通过在从其主衬底移除ELO III族氮化物层之后放置一个DBR反射镜来产生无裂纹且长寿命的器件111。

在下面的描述中说明了使用这种方法的一些可能的设计。当与上述关于从半导体衬底移除半导体器件的交叉引用的发明相结合时，与常规可制造的器件元件相比，本发明具有许多优点。

在一个实施例中，本发明执行以下步骤：使用生长限制掩模和ELO方法在衬底上生长岛状III族氮化物半导体层；其中生长限制掩模占据单个器件的至少50％或更多。与没有被ELO覆盖的区域相比，ELO区域意味着位错密度降低的区域。VCSEL的发光孔被限制在ELO区域的翼，从而可以形成良好晶体质量的孔。VCSEL器件的谐振腔和DBR反射镜分别制作在ELO区域翼上，以及ELO区域翼的顶部和底部上。

生长限制掩模表面和ELO区域的界面足够平滑，可以制造一个光反射DBR反射镜，而不需要严格的化学处理。从衬底移除岛状III族氮化物半导体层，并且将另一个DBR反射镜放置在ELO III族氮化物层的背侧，该背侧是生长限制掩模和ELO III族氮化物层之间的界面。

形成岛状III族氮化物半导体层的ELO方法可以包括通过金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)等的生长。以精确控制厚度，从而精确控制VCSEL器件的腔长。III族氮化物半导体层的维度使得岛状III族氮化物半导体层中的一个或多个形成条(称为半导体条或器件的条)。通过这样做，可以在自组装阵列中彼此相邻地制造几乎相同的器件，因此通过集成，可以更容易地扩大规模。或者，可以使ELO III族氮化物层最初聚结，使得它们可以在以后被分成器件的条或个别芯片。

通过设计适当的制造工艺，这种条的每个器件可以单独或与其他器件一起被寻址。例如，可以为单片集成的这种器件条制作公共阴极或阳极，或者可以为全彩色显示应用寻址个别器件。因此，可以获得高产量。

此外，本发明可以使用异质衬底来生长形成该条的岛状III族氮化物半导体层。例如，可以在本发明中使用生长在诸如蓝宝石、Si、GaAs、SiC等的异质衬底上的GaN模板。

此外，ELO方法可以显著降低位错密度和堆叠层错密度，这是使用异质衬底时的关键问题。

因此，本发明可以同时解决使用异质衬底带来的多种问题。例如，在激光器件中，生长限制掩模和ELO III族氮化物层之间的界面可以用作谐振器的分面。

附图说明

现在参考附图，其中相同的附图标记始终表示对应的部分：

图1(a)是根据本发明的一个实施例的衬底、生长限制掩模和外延层的示意图，

图1(b)示出了岛状III族氮化物半导体层上的器件层的放大图，以及

图1(c)是在岛状III族氮化物半导体层上制造的器件的条的顶视图。

图2(a)、2(b)、2(c)、2(d)、2(e)和2(f)是当ELO III族氮化物层与来自每个相邻开口区域的相邻ELO III族氮化物层聚结时的示意图。

图3(a)、3(b)、3(c)、3(d)、3(e)和3(f)示出了当VCSEL谐振腔的一个光反射DBR反射镜嵌入在两个ELO III族氮化物层之间时的一种新的器件设计，

图3(g)、3(h)、3(i)、3(j)和3(k)是嵌入式DBR反射镜的潜在设计，以及

图3(l)和3(m)分别是图3(j)和3(k)的放大版本。

图4(a)、4(b)、4(c)、4(d)和4(e)是在III族氮化物衬底上获得凹形贴片的工艺的截面图，其中通过允许III族氮化物ELO III族氮化物层从开口区域流入设计的形状，贴片可用于在n侧形成曲面光反射反射镜，

图4(f)是在处理过的衬底上形成的岛状III族氮化物半导体层的截面图，以及

图4(g)是使用该衬底制造的VCSEL器件。

图5(a)、5(b)、5(c)和5(d)是在III族氮化物衬底上获得不规则(矩形、锥形等)形状贴片的工艺的截面图，其中通过允许III族氮化物ELO III族氮化物层从开口区域流入设计的形状，贴片可用于在n侧上形成设计的形状的光反射反射镜，

图5(e)是在处理过的衬底上形成的岛状III族氮化物半导体层的截面图，

图5(f)是使用在步骤图5(d)中制备的衬底制造的VCSEL器件，

图5(g)是具有条带形式的两周期生长限制掩模结构的图案化主衬底，其中开口区域附近的凹陷有助于形成图案化形状的ELO III族氮化物层，

图5(h)是贴片形式的图案化主衬底，以及

图5(i)是当器件层形成在预先图案化的主衬底上时的图形表示。

图6(a)示出了根据本发明的一个实施例，如何沿着器件的条以周期性长度形成划分区域，

图6(b)、6(c)和6(d)示出了如何将支撑板附接在器件的条上，以及

图6(e)是支撑板的截面图，该支撑板具有指状结构以附接和抓取岛状III族氮化物半导体层。

图7(a)示出了使用钩技术移除ELO III族氮化物层的可能方法，

图7(b)示出了用于钩工艺的聚结或非聚结的结构，

图7(c)示出了设置的选择性蚀刻掩模，其中示出了两种类型的蚀刻掩模，

图7(d)示出了分离III族氮化物层芯片的类型-1蚀刻，其中钩来自开口的ELO窗口，

图7(e)示出了类型-2蚀刻，其中光学显微镜图像示出了夹在生长限制掩模和蚀刻掩模之间的III族氮化物层芯片，

图7(f)示出了步骤2中夹在生长限制掩模和蚀刻掩模之间的III族氮化物层，以及步骤3中固定芯片层的放置，

图7(g)示出了被选择性蚀刻以获得钩图案1、钩图案2和钩图案3的固定芯片层，

图7(h)示出了图案3钩式III族氮化物层状芯片的光学和扫描电子显微镜图像，

图7(i)示出了在n侧外延层上的独特的曲面反射镜VCSEL结构工艺，以及

图7(j)示出了使用钩工艺的双包层FP激光器结构。

图8(a)示出了移除后c平面ELO III族氮化物层生长和界面表面形貌测量的图像，

图8(b)示出了移除后半极性20-21平面ELO III族氮化物层生长和界面表面形貌测量的图像，以及

图8(c)和8(d)示出了在移除两种不同生长限制掩模图案之后，非极性10-10平面ELO III族氮化物层生长和界面表面形貌测量的图像。

图9(a)、9(b)、9(c)、9(d)和9(e)示出了控制ELO III族氮化物层的底部的界面，用于制造谐振腔VCSEL的一个DBR反射镜。

图9(f)是在各种掩模上生长的20-2-1ELO III族氮化物层的光学显微镜图像，图9(g)是在粘合剂膜上移除的20-2-1ELO III族氮化物层的光学显微镜图像，以及图9(h)是在移除的20-2-1ELO III族氮化物层的ELO翼处的界面的原子力显微镜(AFM)扫描。

图9(i)是具有各种类型掩模的ELO III族氮化物层的界面处的表面粗糙度图。

图10(a)、10(b)、10(c)、10(d)、10(e)和10(f)是VCSEL器件的不同可能设计，

图10(g)是具有由岛状III族氮化物半导体层形成的相对侧电极的单孔VCSEL器件的截面图，

图10(h)是具有由岛状III族氮化物半导体层形成的相同侧电极的单孔VCSEL器件的截面图，

图10(i)是具有相对侧电极和由岛状III族氮化物半导体层形成的n侧曲面反射镜的单孔VCSEL器件的截面图，

图10(j)是具有相同侧电极和由岛状III族氮化物半导体层形成的n侧曲面反射镜的单孔VCSEL器件的截面图，

图10(k)是具有相对侧电极和由岛状III族氮化物半导体层形成的p侧曲面反射镜的单孔VCSEL器件的截面图，以及

图10(l)是具有相同侧电极和由岛状III族氮化物半导体层形成的p侧曲面反射镜的单孔VCSEL器件的截面图。

图11(a)、11(b)、11(c)、11(d)、11(e)、11(f)、11(g)和11(h)示出了根据本发明的一个实施例的在非聚结的岛状III族氮化物半导体层上的VCSEL制造工艺，以及

图11(i)、11(j)和11(k)示出了当非聚结ELO结构的纵横比没有足够的空间来制造VCSEL器件时的可能解决方案。

图12(a)、12(b)、12(c)、12(d)、12(e)、12(f)、12(g)、12(h)、12(i)、12(j)和12(k)示出了根据本发明的一个实施例的用于移除器件的条的过程。

图13(a)、13(b)和13(c)是生长限制掩模对界面的影响的示意图。

图14(a)、图14(b)、图14(c)、图14(d)、图14(e)、图14(f)和图14(g)示出了在使用支撑板移除器件的条之后用于限定n侧光反射层的工艺流程，并且还示出了当在ELO III族氮化物层的两翼和开口区域上制造的VCSEL器件被包括在器件设计中时的可能的器件设计。

图15(a)和15(b)示出了在n电极形成之后划分器件的工艺。

图16(a)、16(b)、16(c)、16(d)、16(e)和16(f)示出了将移除的岛状III族氮化物半导体层放置在散热板上。

图17(a)、17(b)、17(c)和17(d)示出了根据本发明的一个实施例，如何将引线键合附接到器件。

图18(a)和18(b)示出了根据本发明的一个实施例的带有散热板的月光集成或多色集成。

图19是用于将VCSEL器件集成到显示器的背板上或使通量最大化的流程图。

图20(a)、20(b)、20(c)、20(d)和20(e)示出了专用于集成各个器件的工艺。

图21(a)、21(b)、21(c)和21(d)示出了专用于集成器件的条的工艺。

图22示出了使用紫外(UV)敏感载体和UV激光器的一种可能的量转移技术。

图23(a)、23(b)、23(c)、23(d)、23(e)和23(f)表示用于制造嵌入式DBR谐振腔VCSEL和可能设计的放大版本的工艺。

图24(a)示出了由ELO III族氮化物层嵌入的生长限制掩模，以及

图24(b)示出了ELO III族氮化物层的表面中的可见裂纹。

图25是流程图，示出了通过将支撑板键合到条上来从衬底移除包括一个或多个器件的条的方法。

具体实施方式

在优选实施例的以下描述中，参考了可以实践本发明的具体实施例。应当理解，可以利用其他实施例，并且可以在不脱离本发明的范围的情况下进行结构改变。

本发明描述了一种根据以下步骤在ELO III族氮化物层的界面上或上方制造发光孔并制造发光元件的方法。

具体而言，本发明公开了一种制造VCSEL的方法，该方法旨在容许用于大量生产和更好的热特性的设计。除了常规的平面DBR设计之外，本发明可以在p侧或n侧结合曲面DBR反射镜，或者甚至可以嵌入DBR设计。

本发明涵盖以下方法：

1.具有平面DBR反射镜的短腔VCSEL，其中在短腔VCSEL的情况下可以获得更好的翼区域，而没有不想要的用于孔放置的晶体质量。

2.具有曲面DBR反射镜的长腔VCSEL，其中曲面反射镜具有通过将反射的光聚焦回到孔中来减少衍射损耗的优点。长腔可用于更好的热管理、增加寿命、输出功率和效率。

3.短腔或长腔嵌入式光反射DBR反射镜设计，热性能更好。这种方法避免了由于聚结造成的不想要的晶体质量。

4.一种基于用于较长腔VCSEL的ELO方法制作良好晶体质量、自生长、曲面或非平面反射镜的方法是简单的，并且可在工业水平上制造。

在下面的示例中，描述了实现VCSEL的工艺。

图1(a)、1(b)和1(c)示出了一种方法，该方法包括提供III族氮化物基衬底101，诸如块状GaN衬底101，其中图1(a)是衬底、生长限制掩模和外延层的示意图，图1(b)示出了岛状III族氮化物半导体层上的器件层的放大图，并且图1(c)是在岛状III族氮化物半导体层上制造的器件的条的顶视图。

生长限制掩模102形成在GaN基衬底101上或上方。具体地，生长限制掩模102被设置成与衬底101直接接触，或者通过由MOCVD等生长的中间层被间接设置，该中间层由沉积在衬底101上的III族氮化物基半导体制成。

生长限制掩模102可以由绝缘膜形成，例如通过化学气相沉积(CVD)、溅射、离子束沉积(IBD)等沉积在基衬底101上的SiO

通过ELO在GaN衬底101和生长限制掩模102上生长外延III族氮化物层105，诸如GaN基层105。ELO III族氮化物层105的生长首先发生在GaN基衬底101上的开口区域103中，然后从生长限制掩模102上的开口区域103横向发生。在相邻开口区域103处的ELO III族氮化物层105可以在生长限制掩模102的顶部上聚结之前，停止或中断ELO III族氮化物层105的生长。这种中断的生长导致相邻的ELO III族氮化物层105之间的非生长区域104。

附加的III族氮化物半导体器件层106沉积在ELO III族氮化物层105上或上方，并且可以包括有源区域106a、p型层106b、电子阻挡层(EBL)106c和包覆层106d以及其他层。

ELO III族氮化物层105包括一个或多个平坦表面区域107和在其相邻非生长区域104的边缘处的层弯曲区域108。平坦表面区域107的宽度优选至少为5μm，并且最优选为30μm或更大。

被非生长区域104分离的ELO III族氮化物层105和附加的III族氮化物基半导体器件层106被称为岛状III族氮化物半导体层109，其采取条110的形状。岛状III族氮化物半导体层109之间的距离，即非生长区域104的宽度，通常为20μm或更小，并且优选为5μm或更小，但不限于这些值。

岛状III族氮化物半导体层109的生长在与其下一个相邻层聚结之前终止，并且通过这样做，岛状III族氮化物半导体层109的ELO区域没有由于下一个相邻层之间的聚结而产生的不想要的晶体缺陷，因为大多数缺陷源自开口区域103并且不会传播到岛状III族氮化物半导体层109的顶表面。

如图1(c)所示，VCSEL器件111的发光孔在开口区域103的任一侧(优选在开口区域103和层弯曲区域108之间)被处理。通过这样做，每个条110可以包括一个或多个器件111，例如，图1(c)的条110包括用于多个器件111的几乎相同的发光孔的阵列，这些器件111沿着条110的长度形成在开口区域103的任一侧。

从衬底101移除包含器件111的条110有许多方法。例如，本发明可以利用ELO方法来移除器件111的条110。通常，利用ELO方法来降低岛状III族氮化物半导体层109中的缺陷密度。

在用于移除器件111的条110的ELO方法中，衬底101和ELO III族氮化物层105之间的键合强度被生长限制掩模102削弱。在这种情况下，衬底101和ELO III族氮化物层105之间的键合区域是开口区域103，其中开口区域103的宽度比ELO III族氮化物层105窄。因此，生长限制掩模102降低了键合区域，使得该方法对于移除外延层105、106、109是优选的。

在另一个实施例中，如图2(a)-2(f)所示，允许ELO III族氮化物层105彼此聚结。具体地，图2(a)、2(b)、2(c)、2(d)、2(e)和2(f)是当使ELO III族氮化物层105与来自每个相邻开口区域103的相邻ELO III族氮化物层105聚结时的图示。

在ELO III族氮化物层105在图2(a)中的区域201处聚结之后，在图2(b)、2(c)、2(d)和2(e)中沉积后续的III族氮化物半导体器件层106。在远离聚结区域201和开口区域103的ELO III族氮化物层105的翼区域上制造具有孔的发光器件111。然后，III族氮化物半导体层105、106、109可以在202和203处被划分，如图2(f)所示，例如使用干法蚀刻或激光划刻等。

图3(a)、3(b)、3(c)、3(d)、3(e)和3(f)示出了当VCSEL器件111的谐振腔的一个或多个光反射DBR反射镜嵌入在两个ELO III族氮化物层之间时的新器件设计，图3(g)、3(h)、3(i)、3(j)和3(k)是嵌入式DBR反射镜的潜在设计，并且图3(l)和3(m)分别是图3(j)和3(k)的放大版本。

在一个实施例中，如图3(a)-3(m)所示，在衬底101上制造光反射DBR反射镜301。DBR反射镜放置301被选择以驻留在先前生长的ELO III族氮化物层105的翼区域上。第二外延横向过度生长层302由先前嵌入的ELO III族氮化物层105的任一翼上的两个DBR反射镜301之间的单独开口区域形成。稍后生长的ELO III族氮化物层302再次被允许聚结303，并且形成后续的III族氮化物器件层106。结果，嵌入式DBR反射镜301可以形成在第一ELO III族氮化物层105和第二ELO III族氮化物层302之间。此外，存在电流限制区域304、p-焊盘305、键合层306、载体307、电流局限层308、电流扩展层309、n-GaN层310、沉积为在界面312的相对侧上接触n-GaN层310的n-焊盘311、以及第二DBR反射镜313。

图4(a)、4(b)、4(c)、4(d)和4(e)是在III族氮化物衬底101上获得凹形贴片的工艺的截面图，其中通过允许III族氮化物ELO III族氮化物层105从开口区域103流入设计的形状，贴片可以用于在n侧上形成曲面光反射反射镜，图4(f)是在处理过的衬底101上形成的岛状III族氮化物半导体层109的截面图，并且图4(g)是使用衬底101制造的VCSEL器件111。这些图将在下面更详细地描述。

图5(a)、5(b)、5(c)和5(d)是在III族氮化物衬底101上获得不规则(矩形、锥形等)形状贴片的工艺的截面图，其中通过允许ELO III族氮化物层105从开口区域103流入设计的形状，贴片可用于在n侧上形成设计的形状的光反射反射镜，图5(e)是在处理过的衬底101上形成的岛状III族氮化物半导体层109的截面图，图5(f)是使用在图5(d)中制备的衬底101制造的VCSEL器件111，图5(g)是具有条带形式的两周期生长限制掩模102结构的图案化主衬底101，其中开口区域103附近的凹陷有助于形成图案化形状的ELO III族氮化物层105，图5(h)是贴片形式的图案化主衬底101，以及图5(i)是当器件层106形成在预先图案化的主衬底101上时的图形表示。这些图将在下面更详细地描述。

在一个实施例中，如图4(a)-4(g)和5(a)-5(i)所示，III族氮化物衬底101被预处理以形成曲面或不规则形状的贴片。然后，如前所述，允许ELO III族氮化物基层105从开口区域103生长。在这种情况下，生长的ELO III族氮化物层105采取掩模102区域的形状，从而为长腔VCSEL器件111的谐振腔形成自形成的曲面或不规则反射镜。

下面更详细地描述了本发明的典型制造步骤：

步骤1：在衬底101上直接或间接形成具有多个条带状开口区域103的生长限制掩模102，其中，衬底101为III族氮化物基半导体，或者衬底101为异质衬底。

步骤2：使用生长限制掩模102在衬底101上生长多个外延层105、106和109，使得生长在平行于生长限制掩模102的条带状开口区域103的方向上延伸，其中ELO III族氮化物层105没有聚结。

步骤3：通过常规方法在大部分被平坦表面区域107覆盖的ELO窗口区域处制造器件111，其中光反射元件结构(DBR)、p电极、n电极、焊盘等沉积在预定的位置处。

步骤4：形成用于分离器件111的结构。

步骤5：使用工艺#1或#2从衬底101移除ELO III族氮化物层105。

在工艺#1中，ELO III族氮化物层105的开口区域被称为区域1，并且相邻的ELOIII族氮化物层105翼相遇或可能不相遇的区域被称为区域2：

1.区域1 202和区域2 203至少被蚀刻以暴露生长限制掩模102和ELO III族氮化物层105。个别器件111如图6(a)-6(e)所示被划分，这些图示出了划分区域202、203是如何沿着器件111的条110以周期性长度形成的，以及支撑板601是如何附接在器件111的条110上的。支撑板601可以具有指状结构602，用于支撑器件111的条110或个别器件111本身。

2.在器件111上放置钩层或辅助层，以避免ELO III族氮化物层105的浮动。优选地，例如SiO

3.如上所述，器件111被键合到一个或多个载体703上，载体703可以是衬底，或具有一些粘合剂或具有一些真空孔洞以保持器件111的聚合物膜，或在转移到包含功能电极的衬底之前的临时运输位置，或对UV激光敏感的高度胶合的UV透明衬底。

4.跳到步骤6，或者器件111可以通过使用超声处理或通过温和剥离来机械分离。

在工艺#2中，移除方法遵循步骤4并相应地进行蚀刻。第二工艺留下未蚀刻的ELOIII族氮化物层105的开口区域202。载体、支撑板、接受器或接受体被附接到划分的器件111上。或者，如下面步骤7中所述，可以通过具有粘合剂附接层的聚合物膜来移除划分的ELOIII族氮化物层105。

在工艺#2中，步骤6可以在步骤4之前或之后执行，因为作为ELO III族氮化物层105和其生长衬底101之间的弱连接区域的开口区域防止层105漂浮走或脱落。

步骤6：通过湿法蚀刻溶解生长限制掩模102。

步骤7：从衬底101移除器件111。

步骤7.1：将聚合物膜附接到器件111上。更优选地，如图6(a)-6(e)所示，器件111首先附接到支撑板上，并且聚合物膜放置在器件111和支撑板上。

步骤7.2：向聚合物膜施加压力，使得聚合物膜至少包裹器件111的顶表面和部分相邻面，并且更优选地，聚合物膜包裹支撑板的顶表面并部分覆盖其侧分面。

步骤7.3：在施加压力的同时降低膜和衬底101的温度。

步骤7.4：器件111和聚合物膜之间的热应力将器件111与其主衬底101分离。

在通过工艺#1或#2分离之后，ELO III族氮化物层105或器件111直接或间接地附接到面向ELO III族氮化物层105和生长限制掩模102之间的暴露的界面的聚合物膜。该界面足够平滑以放置第二DBR反射镜来完成VCSEL器件111的谐振腔。这在图8(a)-8(d)中示出，图8(a)-8(d)示出了ELO III族氮化物层105生长和界面表面形貌测量，其中图8(a)示出了移除后c平面ELO III族氮化物层105生长和界面表面形貌测量的图像，图8(b)示出了移除后半极性20-21平面ELO III族氮化物层105生长和界面表面形貌测量的图像，以及图8(c)和8(d)示出了在移除两种不同生长限制掩模102图案之后，非极性10-10平面ELO III族氮化物层105生长和界面表面形貌测量的图像。

步骤8：在ELO翼区域和生长限制掩模102之间的界面上，并且更优选地，在ELO III族氮化物层105的稍微远离开口区域103的翼区域上制造第二光反射元件(即DBR镜)，例如，可以从开口区域103留下稍微大于1μm或2μm的空间，以在ELO翼区域上放置第二DBR。

除了在ELO翼界面上放置第二DBR反射镜，还有其他选择：

(1)例如，外部制备的DBR反射镜衬底可以通过表面活化键合或扩散压力键合或通过一些其他手段附接到移除的III族氮化物外延层105、106、109的背表面，使得ELO III族氮化物层105的翼区域处的移除的III族氮化物外延层105、106、109的顶部和底部DBR反射镜可以用作VCSEL器件111的谐振腔；可选地，外部DBR可以用外延光反射层代替，诸如AlInN/GaN，以改善VCSEL器件111的热性能。

(2)在移除的III族氮化物ELO翼区域的界面上沉积DBR反射镜层。

步骤9：在器件111的单独区域处制造n电极(在放置第二DBR层之后，顶部和底部电极配置需要n电沉积)。

步骤10：将条110分解成单独的器件111(可以在步骤3之后执行)。

步骤11：将每个器件111安装在散热板上，诸如SiC、AlN等。

步骤12：划分散热板以分离器件111。

下面将更详细地解释这些步骤。

步骤1：形成生长限制掩模

在一个实施例中，III族氮化物层105通过ELO在III族氮化物衬底101(诸如m平面GaN衬底101)上生长，用由SiO

生长限制掩模102由条带状开口区域103组成，其中开口区域103之间的生长限制掩模102的SiO

当使用III族氮化物衬底101时，本发明可以获得高质量的III族氮化物半导体层105、106、109，并且避免衬底101在外延生长期间由于均相外延生长而突起或曲率。结果，本发明还可以容易地获得具有降低的缺陷密度的器件111，诸如降低的位错和堆叠层错。

此外，这些技术可以与异质衬底101一起使用，诸如蓝宝石、SiC、LiAlO

步骤2：使用生长限制掩模在衬底上生长多个外延层

在步骤2，通过常规方法在平坦区域107中的ELO III族氮化物层105上生长III族氮化物半导体器件层106。在一个实施例中，MOCVD用于岛状III族氮化物半导体层109(包括ELO III族氮化物层105和III族氮化物半导体器件层106)的外延生长。在一个实施例中，岛状III族氮化物半导体层109彼此分离，因为MOCVD生长在ELO III族氮化物层105聚结之前停止。在另一个实施例中，使岛状III族氮化物半导体层109聚结，并且随后执行蚀刻以移除不想要的区域。

三甲基镓(TMGa)、三甲基铟(TMIn)和三乙基铝(TMAl)用作III族元素源。氨(NH

盐水和双(环戊二烯基)镁(Cp

例如，生长参数包括如下：TMG为12sccm，NH

限制区域外延(LAE)III族氮化物层的ELO

在现有技术中，已经在生长后的m平面III族氮化物膜的表面上观察到许多椎体形小丘。参见例如美国专利申请公开号2017/0092810。此外，生长表面上出现波状表面和凹陷部分，该波状表面和凹陷部分使表面粗糙度变差。这在表面上制造VCSEL结构时是一个非常严重的问题。因此，最好在非极性和半极性衬底101上生长外延层105、106、109，这是众所周知的困难。

例如，根据一些论文，可以通过控制衬底101生长表面的斜角(>1度)以及通过使用N

本发明解决了如下阐述的这些问题。

1.生长区域受到生长限制掩模102从衬底101的边缘开始的区域的限制。

2.衬底101为非极性或半极性III族氮化物衬底101，该衬底101具有从m平面朝向c平面的范围从-16度到+30度的斜角取向。或者，可以使用其上沉积的具有III族氮化物基半导体层的异质衬底101，其中该层具有从m平面朝向c平面的范围从+16度到-30度的斜角取向。

3.岛状III族氮化物半导体层109具有与III族氮化物基半导体晶体的a轴垂直的长边。

4.在MOCVD生长过程中，可以使用氢气气氛。

5.岛状III族氮化物半导体层109彼此不聚结。

6.在其他实施例中，生长限制掩模102或光反射反射镜元件被放置在主要生长的岛状III族氮化物基半导体层的翼区域上，如图9(a)-9(e)所示，其中图9(a)、9(b)、9(c)、9(d)和9(e)示出了控制ELO III族氮化物层底部的界面，用于制造谐振腔VCSEL的DBR反射镜之一。下面将更详细地描述这些图。

7.执行MOCVD生长以嵌入第二个放置的生长限制掩模102或光反射反射镜

至少使用上述步骤#1、#2和#3，获得了具有平滑表面的器件111的条110。优选地，执行上述步骤#1、#2、#3、#4、#5、#6和#7中的每一个。

这些结果是通过以下生长条件获得的。

在一个实施例中，生长压力范围为60至760Torr，尽管生长压力优选在100至300Torr的范围内，以获得岛状III族氮化物半导体层109的宽宽度；生长温度范围为900到1200℃；V/III比的范围为1000-30,000，并且更优选为3000-10000；TMG为2-20sccm；NH

在生长约2-8小时后，ELO III族氮化物层105具有约8-50μm的厚度和约20-150μm的条110宽度，其中条110宽度包括岛状III族氮化物半导体层109的宽度。

步骤3：制造器件

在步骤3，通过常规方法在平坦表面区域107处制造器件111，其中各种器件111设计是可能的，如图10(a)-10(l)所示，其中图10(a)、10(b)、10(c)、10(d)、10(e)和10(f)是VCSEL器件111的不同可能设计。

图10(g)是单孔VCSEL器件111的截面图，存在电流限制区域304、p-焊盘305、键合层306、载体307、电流局限层308、电流扩展层309、n-GaN层310和沉积为在界面312的相对侧上接触n-GaN层310的n-焊盘311、以及第二DBR反射镜313。

类似地，图10(h)是具有由岛状III族氮化物半导体层109形成的相同侧电极的单孔VCSEL器件111的截面图，图10(i)是具有相对侧电极和由岛状III族氮化物半导体层109形成的n侧曲面反射镜313的单孔VCSEL器件111的截面图，图10(j)是具有相同侧电极和由岛状III族氮化物半导体层109形成的n侧曲面反射镜313的单孔VCSEL器件111的截面图，图10(k)是具有相对侧电极和由岛状III族氮化物半导体层109形成的p侧曲面反射镜301的单孔VCSEL器件111的截面图，以及图10(l)是具有相同侧电极和由岛状III族氮化物半导体层形成的p侧曲面反射镜301的单孔VCSEL器件111的截面图。

所示的设计也可以在通过遵循上述图2(a)-2(f)、3(a)-3(m)、4(a)-4(g)和5(a)-5(i)以及图11(a)-11(k)中提到的各种方法生长的III族氮化物层上制造。图11(a)、11(b)、11(c)、11(d)、11(e)、11(f)、11(g)和11(h)示出了根据本发明的一个实施例的在非聚结的岛状III族氮化物半导体层109上的VCSEL制造工艺，以及图11(i)、11(j)和11(k)示出了当非聚结ELO结构的纵横比没有足够的空间来制造VCSEL器件111时的可能解决方案。

在这些设计中，通过在p-GaN侧限定电流局限区域308，在ELO III族氮化物层105的翼区域的指定部分处设计第一光反射反射镜。随后，在包括电流局限孔的区域上沉积电流扩展层309，例如ITO的接触层。光反射DBR反射镜301是放置在电流局限孔上的具有不同折射率的电介质层的组合，使得接触层位于p-GaN和DBR之间。p-焊盘305被光刻定义。

步骤4：形成用于分离器件的结构

该步骤的目的是将包括电流局限、电流扩散、DBR、p电极和n电极的ELO III族氮化物层105制备成条110或器件111的个别单元的形式，即VCSEL。通过蚀刻区域202、203，可以实现器件111的条110，如图6(a)-6(e)所示。

如图6(a)-6(e)所示，划分支撑区域202是将ELO III族氮化物层105水平分离成个别VCSEL器件111或以周期性长度形成的一组VCSEL器件111的区域，其中每个周期由器件111的长度决定。例如，在VCSEL器件111的情况下，一个周期被设置为25-200μm，并且垂直地沿着条110。当实现用于移除ELO III族氮化物层105的工艺#1时，蚀刻区域202、203是必要的。然而，当实现用于移除的工艺#2时，开口区域202可能不一定被蚀刻。

划分支撑区域202、203是由金刚石尖端划刻器或激光划刻器划刻的线，如图6(a)-6(e)所示；或者是通过诸如RIE(反应离子蚀刻)或ICP(电感耦合等离子体)的干法蚀刻形成的沟槽；但不限于这些方法。划分支撑区域202、203可以仅形成在条110的侧面上或条110的一侧上。划分支撑区域202、203的深度优选为1μm或更多。

这两种情况都可以在划分支撑区域202、203处将条110划分成单独的器件111，因为划分支撑区域202、203比任何其他部分都弱。划分支撑区域202避免在无意的位置处断裂条110，使得其可以精确地确定器件111的长度。

垂直划分支撑区域202在开口区域103表面处以避开处于发光结构中的电流注入区域和p电极的方式来创建，但是它可以涵盖电流局限层中的至少部分。

如图6(a)-6(e)所示，根据要取出的器件111的数量形成划分支撑区域202、203。例如，个别VCSEL器件111或并排放置到开口区域的VCSEL器件111可以在随后进行用于移除的工艺#2时一起提升。

此外，如图6(a)-6(e)所示，可以提升包含VCSEL器件111的阵列或并排放置到开口区域的VCSEL器件111的整个条110。可选地，支撑板601可以具有指状结构602，其中板601足够薄以为指状结构602提供空间和柔性。指状结构602可以附接到器件111的移除条110上。

当集成单色照明或按比例增加来自个别器件111的功率时，整个条110的提升是有帮助的。或者，当显示器或任何此类要求苛刻的应用需要多色集成时，也可以执行条110型提升。

步骤5：从衬底移除ELO III族氮化物层

在用于移除ELO III族氮化物层105的工艺#1之后，包括电流局限层、电流扩展层、DBR反射镜和电极的半导体层被一起划分成个别器件111或一组器件111。锚或钩可以放置在个别器件111或一组器件111上。

然后，划分的半导体层通过键合层附接到接受器或支撑板上。然后，通过轻轻剥离，将器件111从III族氮化物原生衬底101上移除。这里，锚材料可以与生长限制掩模102相同，或者可以是足够强以保持划分的器件111并且足够弱以在执行剥离时断裂的任何材料。或者，当生长限制层102和锚溶解(例如使用氢氟酸(HF)或缓冲HF(BHF)溶解生长限制掩模102和锚层)时，附接的器件111可以从衬底101自分离。

在生长限制掩模102和ELO III族氮化物层105之间的界面处，在n-GaN侧，将第二光反射DBR反射镜放置在翼区域中的移除的ELO III族氮化物层105的背侧上。然后，沉积n-焊盘以接触n-GaN层。在一些设计中，n-焊盘放置在接口的另一侧。

在用于移除ELO III族氮化物层105的工艺#2期间，在步骤4中，当执行工艺#2时，可以避免蚀刻区域1 202，然后跳到步骤5。

步骤6：通过湿法蚀刻溶解生长限制掩模

该方法还可以包括通过使用湿蚀刻剂溶解来移除生长限制掩模102的至少一部分或者优选几乎全部或者最优选全部的步骤。

使用诸如HF或BHF的化学溶液移除生长限制掩模102。这允许器件111容易地从衬底101移除。该工艺最好在从衬底101移除III族氮化物层105、106、109之前进行。该步骤也可以在步骤3中处理器件111之前或者在步骤3期间进行。

步骤7：从衬底上移除器件

从这里开始，解释用于移除器件111的条110的过程。具体地，根据本发明的一个实施例，图12(a)、12(b)、12(c)、12(d)、12(e)、12(f)、12(g)、12(h)、12(i)、12(j)和12(k)示出了用于移除器件111的条110的过程。

步骤7.1包括将聚合物膜1201附接到器件111的条110上。在该实施例中，聚合物膜1201由基膜、粘合剂和背膜组成。优选地，具有粘合剂附接的聚合物膜1201对UV能量敏感，使得器件111从膜1201的后续分离可以在UV受控环境中实现。

步骤7.2包括向聚合物膜1201和衬底101施加压力。施加压力的目的是将聚合物膜1201放在器件111的条110之间或载(支撑)板1202之间。聚合物膜1201比器件111的条110软，因此聚合物层1201可以容易地围绕器件111的条110和/或载板1202。优选地，聚合物膜1201被加热以软化它，这使得聚合物膜1201容易覆盖器件111的条110和/或载板1202。

步骤7.3包括降低聚合物膜1201和衬底101的温度，同时保持施加的压力。在温度变化期间没有必要施加压力。

步骤7.4包括利用聚合物膜1201和衬底101之间的热系数差异来移除器件111的条110。聚合物膜1201随着温度降低而收缩。结果，聚合物膜1201的底部低于载板1202或器件111的条110的顶部。

聚合物膜1201可以在器件111的条110的侧分面施加水平方向的压力，暴露裂开点1203并使器件111的条110斜向下倾斜。从侧分面施加的这种压力允许器件111的条110有效地从衬底101移除。在低温期间，聚合物膜1201保持从聚合物膜1201的顶部向器件111的条110施加的压力。

可以使用各种方法来降低温度。例如，可以在施加压力的同时将衬底101和聚合物膜1201放入液体N

当降低温度时，衬底101和聚合物膜1201可能被大气湿气弄湿。在这种情况下，温度降低可以在干燥空气气氛或干燥N2气氛中进行，这避免了衬底101和聚合物膜1201变湿。

此后，温度升高到例如室温，并且压力不再施加到聚合物膜1201。此时，器件111的条110已经从衬底101移除，然后聚合物膜1201从衬底101上分离。当使用聚合物膜1201，尤其是具有粘合剂的聚合物膜1201时，可以使用聚合物膜1201以容易和快速的方式移除器件111的条110。

取决于生长条件，在器件111的条110之间可能存在具有不同高度的情况。在这种情况下，利用聚合物膜1201的移除方法在移除器件111的不同高度的条110方面是良好的，因为这些膜1201是柔性且柔软的。

可选地，当载板或支撑板1202具有指状结构时，可以实现上述过程。

步骤8：制作第二光反射DBR反射镜

器件111的移除的条110具有背表面，该背表面是ELO III族氮化物层105和生长限制掩模102之间的界面。通过允许外延层从衬底101的开口区域103横向生长来形成界面。在ELO III族氮化物层105和生长限制掩模102之间的ELO界面处的表面形貌可以通过生长限制掩模102的参数和ELO III族氮化物层105的生长参数来控制。

图9(a)-9(e)示出了表面形貌对生长限制掩模102的依赖性。

情况1：较薄的生长限制掩模102(例如10nm-50nm的厚度)在执行外延横向过度生长时，可能在较高的MOCVD生长温度下劣化。因此，在生长限制掩模102中产生不可控的开口区域901。在外延横向过度生长期间，这些不可控的开口区域901可以与预定的开口区域103一起被重新填充，导致衬底101和ELO III族氮化物层105之间的连接路径。当移除器件111的条110时，这些不可控开口区域901处的扩散外延层可以包括在器件111背侧处的粗糙区域界面902。在这种情况下，在移除的ELO III族氮化物层105处具有平滑界面的产量可能会降低。

情况2：较厚的生长限制掩模102(例如100nm-1000nm，或者更典型地1000nm的厚度)可以在执行外延横向过度生长的同时，在较高的MOCVD生长温度下，将劣化区域限制在生长限制掩模102内，诸如损伤区域903。因此，可以通过增加生长限制掩模102高度来消除不可控的开口区域901，这转化为ELO III族氮化物层105和生长限制掩模102之间的更好的界面904。由于较厚的生长限制掩模102，在断裂点处增加的纵横比(厚度/宽度)将容易移除器件111的条110，这是一个额外的优点。

情况3：或者，代替较厚的生长限制掩模102，生长限制掩模905的组合也将起到情况2的作用。一个用于容易剥离的生长限制掩模102(例如SiO

为了在移除的ELO III族氮化物层105背表面获得平滑的界面和更高的产量，较厚的生长限制掩模102或生长限制掩模102的多层比较薄的生长限制掩模102更优选。

在图9(f)、9(g)、9(h)和9(i)中呈现了对上述情况的结果的概念验证研究。特别报道了两类生长限制掩模102：(a)单层掩模102和(b)多层掩模102。在每一类中，选择PECVD或溅射沉积来沉积SiO

如图9(f)所示，通过MOCVD在掩模102图案化的衬底101上生长ELO III族氮化物层105，其中通过PECVD和/或溅射沉积掩模102，并且对于单层掩模102，厚度从100nm到300nm变化，并且在单层掩模102上添加60nm的SiN层以制作多层掩模102。图9(g)示出了各种掩模102的移除的ELO III族氮化物层105，其中虚线表示开口区域103，并且虚线的两侧的区域是ELO翼，并且所示的表面是DBR反射镜感兴趣的界面。使用AFM扫描ELO翼上的界面，以及结果如图9(h)所示。从AFM扫描结果中可以看出，当较薄的单层掩模102(100nm和200nm)用于生长ELO III族氮化物层105时，界面变得粗糙，对于PECVD和溅射沉积膜两者都达到2nm以上；然而，生长在300nm厚的溅射沉积的单层掩模102上的ELO III族氮化物层105的界面比其PECVD对应物具有更平滑的界面，约0.4nm。在PECVD和溅射沉积的掩模102被引入MOCVD环境之前对它们的扫描显示PECVD膜比溅射沉积的膜具有更大的晶粒尺寸和增加的表面形貌粗糙度。60nm的薄SiN膜被放置在单层掩模102上，以使它们如上述情况3中那样是多层的，并且从这些掩模102上移除的ELO III族氮化物层的界面显示出界面平滑度的巨大改善，如在AFM扫描中可以看到的。即使在添加了60nm厚的SiN层的较薄的单层掩模102的情况下，也实现了低至0.25nm的最小表面粗糙度，这表明氮化物终止必须在较高的温度和外延层的生长环境下保持稳定。单层SiN膜也导致更平滑表面来支持这一结论。相信具有使用溅射、IBD或ECR沉积来沉积的高质量的单层膜将产生高质量的膜，或者通过使用氮化物终止掩模102，可以获得平滑的界面。

图9(i)是界面的表面粗糙度与各种掩模102类型和厚度的图。该图还增加了从非极性10-10平面测量的AFM扫描。

如图13(a)、13(b)和13(c)所示，在移除器件111的条110之后，蚀刻台面，并且通过与第一光反射层对准来限定第二光反射反射镜313，这些图是生长限制掩模102对界面的影响的示意图。第二反射层是一个或多个电介质层的组合，例如，可以沉积成对的SiO

优选地，用于VCSEL器件111的谐振腔的DBR反射镜层远离开口区域，例如，超过1-2μm的距离，以便减少ELO III族氮化物层105附近的不想要的晶体质量从开口区域弯曲形状对VCSEL性能的影响。

可选地，预制的DBR反射镜可以通过表面活化键合或一些其他扩散键合机制附接到器件111的移除的ELO条110上。被附接的外部DBR反射镜本质上可以是外延的，以改善器件111的热性能。

图8(a)-8(d)是ELO III族氮化物层105和生长限制掩模102之间的样品界面表面的图像。具体地，图8(a)-8(d)表示3种不同晶体取向的实验结果，即极性c平面(1000)、半极性(20-21)和非极性(10-10)，以及较薄的生长限制掩模102、较厚的生长限制掩模102和多层生长限制掩模102。

图8(a)示出了通过实现工艺#1移除方法以从极性c平面衬底101移除生长的ELOIII族氮化物层105而获得的结果。使用工艺#1将c平面III族氮化物的ELO III族氮化物层105转移到聚合物膜上。在这种情况下，生长限制掩模102是1μm厚SiO

图像中显示的表面是N极性表面，原则上，当暴露于化学物质，诸如氢氧化钾(KOH)时，该表面会变得粗糙。例如，当使用光电化学蚀刻方法移除Ga极性半导体层时，暴露于化学物质的表面不能用于制作DBR反射镜。在该方法中，生长限制掩模102上的原生ELO III族氮化物层105用于制作DBR反射镜。

显示的图像包括通过激光显微镜观察到的背(界面)表面的放大图像、扫描电子显微镜(SEM)图像和在一个背表面上进行的原子力显微镜(AFM)的图像。发现表面粗糙度从亚纳米到1或2纳米，这对于放置第二DBR反射镜以完成VCSEL器件111的谐振腔是最好的。

图8(b)示出了通过实现工艺#2移除方法从半极性20-21和非极性10-10衬底101移除原生ELO III族氮化物层105所获得的结果。这些是使用工艺#2转移到聚合物膜上的半极性20-21平面III族氮化物的ELO III族氮化物层105的图像。在这种情况下，生长限制掩模102是0.2μm厚SiO

所示图像包括聚合物膜上的ELO III族氮化物层105的背表面。图像中显示的表面是20-21表面的背表面，原则上，当暴露于KOH等化学物质时，该表面会变得粗糙。例如，当使用光电化学蚀刻方法移除Ga极性半导体层时，暴露于该方法中使用的化学物质的表面将支持更差的界面。粗糙程度随着化学品的暴露的表面的氮极性的增加而增加。这些界面对制作DBR反射镜很有用。在该方法中，生长限制掩模102上的原生ELO III族氮化物层105用于制作DBR反射镜。

图像包括通过激光显微镜观察到的背(界面)表面的放大图像、在一个背表面上(特别是在翼区域上)进行的SEM图像和AFM图像。发现表面粗糙度从亚纳米到几纳米，这对于放置第二DBR反射镜以完成VCSEL器件111的谐振腔是最好的。

类似地，图8(c)表示使用工艺#2转移到聚合物膜上的非极性10-10平面III族氮化物的ELO III族氮化物层105。在这种情况下，生长限制掩模102是1μm厚SiO

这些图像包括通过激光显微镜观察到的背(界面)表面的放大图像、SEM图像和在一个背表面上(特别是在翼区域上)进行的AFM图像。发现表面粗糙度从亚纳米到几纳米，这对于放置第二DBR反射镜以完成VCSEL器件111的谐振腔是最好的。

图8(d)表示使用工艺#2转移到聚合物膜上的非极性10-10平面III族氮化物的ELOIII族氮化物层105。在这种情况下，生长限制掩模102是50nm SiN和1μm厚SiO

这些图像包括通过激光显微镜观察到的背(界面)表面的放大图像和在一个背表面上(特别是在翼区域上)进行的AFM图像。AFM结果表明了ELO翼分别位于SiO

如上所述，生长限制掩模102可能对背表面有影响。然而，当不涉及化学物质时，控制界面是一种比化学或机械抛光或光电化学蚀刻简单得多的方法。优选地，使用较厚的生长限制掩模102和/或多个生长限制掩模102，可以提高界面处的产量。

可选地，将金属层放置在生长限制掩模102的顶部(该掩模可以承受用于形成ELOIII族氮化物层105的温度)可以在移除的ELO III族氮化物层105的界面处产生镜面状光洁度。翼区域处的移除的ELO III族氮化物层105的背侧界面稍后可以用于放置用于VCSEL的谐振腔的第二DBR反射镜。

本发明有助于为VCSEL器件111的谐振腔的DBR反射镜获得更好的晶体质量和更平滑的表面。此外，这种方法不依赖于晶体取向，而其他技术要么繁琐，对晶体取向化学敏感，要么对大量生产的容忍度较低。

本发明的本质不仅在于使用ELO技术来获得更好质量的晶体器件层106和谐振腔的DBR反射镜的平滑界面，而且在于控制腔厚度和回收昂贵的主衬底101，例如III族氮化物衬底101。

步骤9：在器件的单独区域处制造n电极

在从衬底101移除条110或器件111之后，条110保持附接到载体，如图14(a)-14(g)所示，所示为以倒置方式定位的条110。具体地，图14(a)、14(b)、14(c)、14(d)、14(e)、14(f)和14(g)示出了在使用支撑板移除器件111的条110之后用于限定n侧光反射层的工艺流程，并且还示出了当在ELO III族氮化物层105的两翼和开口区域103上制造的VCSEL器件111被包括在器件111设计中时的可能的器件设计。

图14(a)示出了条110或器件111的背侧，其背侧具有n电极1401，并且在两个并排的光反射反射镜1403之间的开口区域103处具有阶梯状特征1402。阶梯状特征1402直接接触衬底101或下面的层，但是不在生长限制掩模102上。阶梯状特征1402是与容纳ELO III族氮化物层105的衬底101的唯一连接。在该视图中，阶梯状特征1402与其主衬底101分离，并且可以实质上不包含来自主衬底101的材料。

然后，在从衬底101移除条110之后，在器件111的背侧上沉积n电极1401。n电极1401优选包括阶梯状特征1402。在工艺#2期间，阶梯状特征1402可以不暴露于稳健的环境，并且在其分离之前与主衬底101保持完整，这将为n电极1401提供良好的表面条件以获得低接触电阻率。区域1402在工艺#2中不被暴露，直到条110或器件111从其主衬底101上被移除。第二光反射DBR反射镜313优选地远离阶梯状特征1402边缘放置，例如，至少大于1-2μm，以有利于VCSEL器件111的更好的晶体质量。因此，使用阶梯状特征1402，可以增加VCSEL器件111的产量，因为器件111的n电极1401可以找到可能对谐振腔结构无用的空间。

可选地，n电极1401也可以设置在条110或器件111的顶表面上，该顶表面是为p电极305制作的表面。

典型地，n电极1401由以下材料组成：Ti、Hf、Cr、Al、Mo、W、Au。例如，n电极可以由Ti-Al-Pt-Au(厚度为30-100-30-500nm)组成，但不限于这些材料。这些材料的沉积可以通过电子束蒸发、溅射、热蒸发等来执行。

当工艺#2被用于从主衬底101移除ELO III族氮化物层105时，具有ELO翼的器件111的条110可以被提升到载体或聚合物膜上，该翼具有位于其间的阶梯状特征1402。在这种情况下，可能的器件111配置跨越了与图10(a)-10(f)中针对单翼移除情况所描绘的相同的范围。图14(a)-14(g)示出了具有包括开口区域的两个ELO翼的可能的器件111设计。

步骤10：将条断裂成单独的器件

如图15(a)和15(b)所示，在设置n电极之后，每个条110被划分成多个器件111。具体地，图15(a)和15(b)示出了在n电极形成之后划分器件111的工艺。

如图15(b)所示，划分支撑区域1501有助于将条110划分成个别器件111。可以使用断裂方法以及其他常规方法，但不限于这些方法。

步骤11：将每个器件安装在散热板上

图16(a)、16(b)、16(c)、16(d)、16(e)和16(f)示出了将器件111的移除的条110放置在散热板1601上。

在步骤8之后，使用三种方法中的一种提升划分的条110：(1)如图16(a)所示，将聚合物膜1201附接到器件111的条110上，然后如图16(d)所示，使用焊料1602将器件111的条110键合到载板1601；(2)如图16(b)所示，将聚合物膜1201附接到连接板1603，其中连接板1603直接连接到器件111的条110，然后如图16(e)所示，使用焊料1602将连接板1603键合到载板1601；以及(3)如图16(c)所示，将聚合物膜1201附接到连接板1603，其中连接板1603具有直接连接到器件111的条110的指状结构1604，然后使用焊料1602将连接板1603键合到载板1601，如图16(f)所示。

在一个实施例中，聚合物膜1201是暴露于UV光的UV感光切片带，这会降低膜1201的粘合剂强度。这使得从薄膜1201上移除器件111变得容易。

在该步骤中，制备由AlN构成的散热板1601。Au-Sn焊料1602设置在散热板1601上，散热板1601被加热超过焊料1602的熔化温度，并且使用Au-Sn焊料1602将聚合物膜1201上的器件111键合到散热板1601。器件111可以以两种方式安装在散热板1601上：(1)n电极1401侧朝下或(2)p电极305侧朝下，这取决于哪个被暴露为发光侧。图16(d)-16(f)示出了使用焊料1602安装到散热板1601的器件111。或者，载板是散热结构。

步骤12：划分散热板

图17(a)、17(b)、17(c)和17(d)示出了根据本发明的一个实施例，如何将引线键合附接到器件111。

如图17(a)-17(d)所示，引线键合1701和1702被附接到器件111，然后散热板1601例如在一个或多个器件111之间被划分。图17(a)是具有由阶梯状特征分离的两个VCSEL孔的示例器件111，并且图17(b)是具有单个VCSEL孔的示例器件。图17(c)和17(d)示出了如何为它们相应设计的器件111的整个条110制备键合1701、1702。

图17(a)-17(d)示出了条110形式的VCSEL器件111如何被集成用于需要更大功率或光发射的应用。然而，即使在需要大量光通量(单色或多色)的应用中，也可以将几个条110集成在一起。

根据本发明的实施例，图18(a)示出了单色集成，并且图18(b)示出了多色集成，其中多个器件111位于散热板1601上。

方法1

当目标尺寸低于50μm时，本发明提供了对较小发光孔(或者称为发射无机像素)的量转移问题的解决方案

如上所述，可以移除在ELO III族氮化物层105上制造的VCSEL器件111。特别地，这些器件111优选地具有较大的ELO翼区域和较小的开口区域103，即翼区域和开口区域103之间的比率应该大于1，更优选地为5-10，并且特别地，开口区域103应该大约为1-5μm。因此，器件111可以更容易地从III族氮化物衬底101移除，并且可以转移到外部载体或者以容易的方式在进一步的步骤中处理。

图19是用于将VCSEL器件111集成到显示器的背板上或使通量最大化的流程图。这些步骤描述如下：

步骤A：从衬底101移除器件111(条110)。

步骤B：进一步处理器件111以完成制造，或者如果不需要进一步制造，则跳到步骤c

步骤C：将器件111转移到施主晶片。

步骤D：用杂耍针处置器(Juggling Needle Handler，JNH)印模进行电表征。

步骤E：将合格的图反馈给JNH。

步骤F：用JNH的真空控制针拾取合格的器件111。

步骤G：反馈显示面板映射到JNH。

步骤H：根据显示面板映射重新布置JNH上的合格器件111。

步骤I：在期望的位置释放器件111(条110)。

步骤J：将合格的器件111键合到显示面板上。

步骤K：限定引线键合或带状键合。

步骤L：完成。

器件111在图10(a)-10(l)和16(a)-16(f)中示出，裸器件111或与散热板1601结合的器件111被转移到施主晶片2001，如图20(a)所示，其示出了专用于将器件111的条110集成为整体的工艺。

感兴趣的器件111可以是在开口区域103的任一侧具有VCSEL器件111或在ELO翼之一上具有单个VCSEL器件111的器件111的条110。例如，图20(a)-20(e)示出了在开口区域103的任一侧上的VCSEL器件111的转移流程，而图21(a)-21(d)示出了当个别器件111被寻址时的转移流程。

如图20(a)所示的个别器件111或如图21(a)所示的器件111的条110可以在步骤G之后转移到施主晶片2001，或者可以在步骤H之后决定。如图20(b)所示，可以使用杂耍针处置器(JNH)印模2002，其中JNH印模2002由一个或多个JNH针2003的阵列和诸如电、真空、加热、逻辑控制等的功能2004组成，如图20(a)所示。例如，JNH印模2002的尺寸可以是20mm×20mm，以电表征并从施主晶片2001拾取器件111。

JNH印模2002可以转移相邻的器件111(例如每x个器件111)，如图20(c)和21(b)所示，或者可以转移以某一间隔(例如每3x个器件111)隔开的器件111，如图20(d)和21(c)所示。

例如，在简单的粗略估计中，当考虑典型器件111维度为40μm x 40μm，间距为20μm时，印模2002可以容纳333个纵向的器件111和333个横向的器件。因此，至少100000个器件111可以在一分钟内转移(这可以通过先进的仪器更快地进行)。

此外，如图20(e)和21(d)所示，微LED显示器转移工艺可以容易地用于该转移工艺。显示器2005可以由多个器件111组成，其中JNH印模2002可以拾取和放置器件111的阵列2006。

当VCSEL器件111和微型LED器件111两者都采用移除工艺和制造技术时，工艺#1和工艺#2两者都有可能满足工业标准。

这种方法的优点包括：

·器件111或器件111的条110可以均质外延制造。

·与均质外延器件111相比，器件111在具有低缺陷的ELO翼区域上制造。

·当器件111的尺寸变得<50μm时，缺陷将在决定亮度方面发挥重要作用；然而，这种方法将容忍这一点。

·如果由阶梯状特征分离的每个单独的器件111被单独寻址，则显示应用中的坏像素问题可以通过在显示面板集成期间用另一个像素支持每个像素来解决。

·可以克服常规的尺寸集成限制，并在给定的空间中添加备用像素。

·与拾取每个个别器件111相比，具有器件111的条110转移方法具有更大的吞吐量。

·全彩色集成或单片集成可通过可编程JNH实现。

方法2

图22示出了可用于移除器件111(例如使用本文所述的方法制造的VCSEL、微型LED或边缘发射激光器)的第二种方法。具体地，图22示出了使用紫外(UV)敏感载体(例如，聚合物膜)2201和UV激光器2201的一种可能的量转移技术，其中器件111的条110被胶合2203到载体2201。

器件111的条110被移除到UV敏感聚合物膜2201上，然后被集成到功能背板2204(例如，薄膜晶体管、集成背板或CMOS电路背板)上，该功能背板2204具有电焊盘2205或其他部件。UV敏感聚合物膜2201上的器件111的条110被来自聚合物膜2201的背侧的脉冲UV激光2202轰击，同时将功能背板2204带到它们附近。

III族氮化物基衬底

III族氮化物基衬底101可以包括任何类型的III族氮化物基衬底，只要III族氮化物基衬底能够通过生长限制掩模102来生长III族氮化物基半导体层105、106、109，在{0001}、{11-22}、{1-100}、{20-21}、{20-2-1}、{10-11}、{10-1-1}平面等或其他平面上从块状GaN和AlN晶体衬底切片的任何GaN衬底101。

异质衬底

此外，本发明也可以使用异质衬底101。例如，在生长限制掩模102之前，可以在异质衬底101(诸如蓝宝石、Si、GaAs、SiC等)上生长GaN模板或其他III族氮化物基半导体层。GaN模板或其他III族氮化物基半导体层在异质衬底101上典型地生长到约2-6μm的厚度，然后将生长限制掩模102设置在GaN模板或其他III族氮化物基半导体层上。

生长限制掩模

生长限制掩模102包括电介质层(诸如SiO

在一个实施例中，生长限制掩模102的厚度约为0.05-3μm。掩模的宽度优选地大于20μm，并且更优选地，宽度大于40μm。通过溅射、电子束蒸发、等离子体增强化学气相沉积(PECVD)、离子束沉积(IBD)等来沉积生长限制掩模102，但不限于这些方法。

在m平面独立式GaN衬底101上，生长限制掩模102包括多个开口区域103，多个开口区域103在平行于衬底101的11-20方向的第一方向和平行于衬底101的0001方向的第二方向上以沿第二方向延伸的间隔周期性地布置。开口区域103的长度例如为200至35000μm；宽度例如为2至180μm；并且开口区域102的间隔例如为20至180μm。开口区域103的宽度典型地在第二方向上是恒定的，但可以根据需要在第二方向上改变。

在c平面独立式GaN衬底101上，开口区域103在与衬底101的11-20方向平行的第一方向和与衬底101的1-100方向平行的第二方向上布置。

在半极性(20-21)或(20-2-1)GaN衬底101上，开口区域103分别在平行于[-1014]和[10-14]的方向上布置。

或者，可以使用异质衬底101。在c平面蓝宝石衬底101上生长c平面GaN模板时，开口区域103与c平面独立式GaN衬底101的方向相同；在m平面蓝宝石衬底101上生长m平面GaN模板时，开口区域103与m平面独立式GaN衬底101的方向相同。通过这样做，m平面裂开平面可以用于使用c平面GaN模板划分器件110的条110，并且c平面裂开平面可用于使用m平面GaN模板划分器件111的条110，这是更优选的。

III族氮化物基半导体层

ELO III族氮化物层105、III族氮化物半导体器件层106和岛状III族氮化物半导体层109可以包括In、Al和/或B以及其他杂质，诸如Mg、Si、Zn、O、C、H等。

III族氮化物基半导体器件层106通常包括多于两层，该多于两层包括n型层、未掺杂层和p型层中的至少一层。III族氮化物基半导体器件层106具体包括GaN层、AlGaN层、AlGaInN层、InGaN层等。在器件111具有多个基于III族氮化物的半导体层的情况下，彼此相邻的岛状的III族氮化物的半导体层109之间的距离通常为30μm或更小，并且优选地为10μm或更小，但不限于这些数字。在半导体器件111中，将根据半导体器件111的类型的多个电极设置在预定位置处。

外延横向过度生长

在生长限制掩模102上从生长限制掩模102的条带状开口区域103，使用ELO生长的岛状III族氮化物半导体层109的结晶度非常高。

此外，使用III族氮化物基衬底101可以获得两个优点。一个优点是，与使用蓝宝石衬底101相比，可以获得高质量的岛状III族氮化物半导体层109，诸如具有非常低的缺陷密度。

对外延层109和衬底101两者使用相似或相同的材料的另一个优点是它可以减少外延层109中的应变。而且，由于相似或相同的热膨胀，该方法可以减少在外延生长期间衬底101的弯曲量。如上所述，效果是生产良率可以很高以便改进温度的均匀性。

异质衬底101(诸如蓝宝石(m平面、c平面)、LiAlO

当谈到器件111的质量时，由于上述原因，更优选地使用独立式的III族氮化物基衬底101。另一方面，由于在裂开点处的较弱的键合强度，使用异质衬底101使得移除III族氮化物基半导体层105、106、109变得容易。

而且，当生长多个岛状III族氮化物半导体层109时，这些层彼此分离(即，隔离地形成)，因此在每个岛状III族氮化物半导体层109中生成的拉伸应力或压缩应力被限制在层109内，并且拉伸应力或压缩应力的效果不影响其他III族氮化物基半导体层。

而且，由于生长限制掩模102和ELO III族氮化物层105没有化学键合，因此可以通过在生长限制掩模102与ELO III族氮化物层105之间的界面处引起的滑动来缓和ELO III族氮化物层105中的应力。

而且，如图1(a)中的非生长区域104所示，每个岛状III族氮化物半导体层109之间存在间隙，导致衬底101具有多个岛状III族氮化物半导体层109的行，其提供柔性，当施加外力时衬底101很容易变形并且可以被弯曲。

因此，即使在基板101中发生轻微的翘曲、曲率或形变，这也可以容易通过小的外力来校正，从而避免出现裂纹。因此，可以通过真空吸盘来处理衬底101，这使得半导体器件111的制造工艺更容易执行。

如上所述，可以通过抑制衬底101的曲率来生长由高质量半导体晶体制成的岛状III族氮化物半导体层109，此外，即使当基于III族氮化物的半导体层105、106、109非常厚时，也可以抑制出现裂纹等，从而可以容易地实现大面积的半导体器件111。

平坦表面区域

平坦表面区域107在层弯曲区域108之间。此外，平坦表面区域107在生长限制掩模102的区域中。

主要在平坦表面区域107上执行半导体器件111的制造。平坦表面区域107的宽度优选为至少5μm，并且更优选为10μm或更多。平坦表面区域107对于平坦表面区域107中的每个半导体层105、106、109具有高的厚度均匀性。

层弯曲区域

图1(b)示出了层弯曲区域108。如果包括有源层106a的层弯曲区域108保持在器件111中，则从有源层106a发射的光的部分被重新吸收。因此，优选的是，通过蚀刻来移除层弯曲区域108中的有源层106a的至少部分。

如果包括有源层106a的层弯曲区域108保持在VCSEL器件111中，则由于低折射率(例如，InGaN层)，激光器模式可能受到层弯曲区域108的影响。因此，优选的是，通过蚀刻来移除层弯曲区域108中的有源层106a的至少部分。

由有源层106a形成的发射区域是电流注入区域。在VCSEL 111的情况下，发射区域是垂直位于p侧上方或n侧下方的谐振腔孔结构，或者反之亦然。

对于VCSEL，发光区域的边缘距离层弯曲区域108的边缘至少应为1μm或更多，并且更优选地为5μm。

从另一个角度来看，除了开口区域103之外的平坦表面区域107的外延层具有比开口区域103的外延层更小的缺陷密度。因此，更优选的是，孔结构应形成在包括翼区域的平坦表面区域107中。

半导体器件

半导体器件111例如是肖特基二极管、发光二极管、半导体激光器、光电二极管、晶体管等，但不限于这些器件111。本发明对于VCSEL特别有用。本发明对于需要平滑区域来形成空腔的半导体激光器特别有用。

聚合物膜

使用聚合物膜1201以从基于III族氮化物的衬底101或与异质衬底101一起使用的GaN模板中移除岛状III族氮化物半导体层109。在本发明中，包括市售的UV敏感切片带的切片带可以被用作聚合物膜1201。例如，聚合物膜1201的结构可以包括三层或双层，但不限于这些示例。基膜材料(例如，厚度约为80μm)可以由聚氯乙烯(PVC)制成。背膜材料(例如，厚度约为30μm)可以由聚对苯二甲酸乙二醇酯(P.E.T.)制成。粘合剂层(例如，厚度约为15μm)可以由丙烯酸类UV敏感的粘合剂制成。

当聚合物膜1201是UV敏感切片带并且暴露于UV光时，膜1201的粘性剧烈地降低。在从衬底101移除岛状III族氮化物半导体层109之后，聚合物膜1201被暴露于UV光，这使其易于移除。

散热板

如上所述，移除的条110可以转移到散热板1701，散热板1505可以是AlN、SiC、Si、Cu、CuW等。如图17(a)-17(d)中所示，在散热板1701上设置用于键合的焊料1702，焊料1702可以是Au-Sn、Su-Ag-Cu、Ag膏等。然后，将n电极311或p电极305键合到焊料1702。器件111也可以倒装键合到散热板1701。

在将器件111键合到散热板1701的情况下，散热板1701的尺寸不重要，并且可以根据需要进行设计。

光反射DBR反射镜

本发明中提到的光反射层也称为电介质DBR反射镜。DBR反射镜例如由半导体多层膜或电介质多层膜组成。电介质材料的示例包括但不限于Si、Mg、Al、Hf、Nb、Zr、Sc、Ta、Ga、Zn、Y、B、Ti等，或这些元素的氮化物，如SiN、AlN、AlGaN、GaN、BN等，或这些元素的氧化物，如SiOx、TiOx、NbOx、ZrOx、TaOx、ZnOx、AlOx、HfOx、SiNx、AlNx等。光反射层可以通过交替层叠一种或多种具有不同折射率的电介质材料来获得。选择不同折射率的材料、不同厚度和不同数量的材料层以获得期望的光反射率。每个电介质层膜的厚度可以根据材料和从谐振腔发射的光的振荡波长来调整。

优选地，这些层的厚度是振荡波长的四分之一的奇数倍。两个光反射元件(一个在顶部，一个在底部)的反射率是不同的。这两个光反射元件包括有源层、n-GaN层和部分p-GaN层统称为谐振腔。一般来说器件的光反射层的发光侧的反射率比另一侧的要小。

电流局限区域

可以通过将流过VCSEL器件111的电流整形得足够窄以局限在孔的谐振腔的直径内来产生谐振腔。这可以通过使发生电流注入的孔周围的层比其相邻层更导电来实现。例如，使用反应离子蚀刻或等离子体蚀刻或电介质掩模，可以使孔的相邻区域具有电阻性。

第一实施例

解释根据第一实施例的III族氮化物基半导体器件111及其制造方法。

在第一实施例中，如图1(a)-1(c)所示，首先提供基衬底101或主衬底101，并且在衬底101上形成具有多个条带状开口区域103的生长限制掩模102。

在该实施例中，岛状III族氮化物半导体层109基本上是均匀的，具有非常平滑的表面。此后，如图4(a)-4(g)、5(a)-5(i)和10(a)-10(l)所示，通过设计电流局限区域在ELO翼区域上限定发光孔。VCSEL的DBR反射镜之一放置在电流局限区域上。VCSEL需要位于电流孔的顶部的光反射反射镜(诸如DBR)，来过滤选定的波长。

使用工艺#1或工艺#2移除包含岛状III族氮化物半导体层109的器件111的条110。第二光反射反射镜放置在生长限制掩模102和ELO III族氮化物层105界面之间的界面处的背区域上，然后根据如图10(a)-10(l)中所解释的器件111的设计来限定n电极。使用断裂方法将岛状III族氮化物半导体层109划分成器件111。该方法可以在从主衬底101移除ELOIII族氮化物层105之前应用。相信这些方法获得更好结果的原因有很多。

首先，从独立式GaN衬底101移除岛状III族氮化物半导体层109。独立式GaN衬底101具有许多缺陷，诸如位错和堆叠层错。然而，仅暴露用于外延生长的小区域并允许外延层在垂直方向上与III族氮化物衬底101没有直接接触的翼区域上缓和，可以实现发光孔的缺陷区域更少。此外，岛状III族氮化物半导体层109由MOCVD制成，因此它们具有极高的晶体质量。

第二，开口区域的宽度和断裂区域的高度非常窄和短，这导致外延层容易被移除。宽度约为1-5μm，并且高度约为5-180μm。通过上述方法的步骤1-13处理岛状半导体层109，以获得VCSEL。

当选择非聚结的条带状图案方法来制造VCSEL器件111时，如针对半极性和非极性的ELO III族氮化物层105所讨论的，与极性的ELO III族氮化物层105不同，非极性和半极性的ELO III族氮化物层105倾向于形成没有太多空间来制造整个VCSEL腔及其电极焊盘的纵横比，例如，如图11(i)、11(j)和11(k)所示。在这种情况下，如图11(i)和11(j)所示，在主衬底101上形成的复杂纵横比的非聚结的ELO III族氮化物层105被蚀刻或抛光回诸如图11(k)所示的纵横比，这容纳了如图10(a)-10(f)所示的完整器件111结构。

该方法有利于获得用于制造VCSEL器件111的DBR反射镜的平滑界面。像减薄衬底101或通过光电蚀刻移除半导体层用于制造DBR反射镜的一般方法是繁琐的并且取决于晶体取向。然而，这种方法是稳健的并且与晶体平面无关。用于生产器件层106的衬底101可以被回收几次用于类似的制造。本发明的方法不仅为DBR反射镜提供了平滑的晶体界面，而且提供了良好晶体质量的器件111，因为本发明提出了完全在ELO III族氮化物层105翼上制造谐振腔。优选地，这不包括衬底101的开口区域，器件层106从该区域生长。

第二实施例

在第二实施例中，使III族氮化物衬底101上的ELO III族氮化物层105聚结，如图2(a)-2(f)所示。除了必须在聚结区域203处进行附加的蚀刻以从主衬底101中移除ELO III族氮化物层105之外，其余的器件111的制造与第一实施例相似。在从主衬底101移除ELOIII族氮化物层105之后，遵循与第一实施例中提到的类似的制造步骤，来实现谐振腔的第二DBR反射镜。

第三实施例

第三实施例类似于用于设计VCSEL器件111的第一和第二实施例，不同之处在于对在先前实施例中被平面生长限制掩模102覆盖的III族氮化物衬底101表面进行成形。生长限制掩模102(其形状随后用作放置第二DBR的界面)可以成形为具有远离主衬底101的表面的曲率中心的有限半径曲线或为如图4(a)-4(g)和5(a)-5(i)所示的矩形/锥形容器表面。稍后，用生长限制掩模102覆盖成形表面，留下用于ELO III族氮化物层105生长的暴露的开口区域。也可以使用干法蚀刻(如RIE)形成稍微矩形或锥形的容器形状，并且两个周期掩模图案在图4(a)-4(g)和5(a)-5(i)中示出。

图5(g)示出了图案化的主衬底101。为了移除界面被修改为有限半径弯曲表面的ELO III族氮化物层105，需要用两周期生长限制掩模102对主衬底101进行图案化。例如，如图5(a)中所述的干法蚀刻，或者如图4(a)中所述的电化学蚀刻工艺，或者可选地在主衬底101上纳米压印生长限制掩模102的期望结构，是一些可能的技术。

在整个本发明中，器件111的设计使用截面图来显示，即使它们的实际表示应该最好用图示的顶视图条带结构来呈现。图5(g)以及图4(g)和图5(d)的截面图给出了其中一个示例。或者，也可以遵循图5(h)中显示的生长限制掩模102的贴片结构，以便实现如图4(g)和图5(f)中描述的个别器件111。在这种情况下，与用于制造器件111的条带状图案相比，可以避免将器件111的条110划分成个别器件111。

或者，该实施例也可以在具有高掺杂III族氮化物半导体层301的III族氮化物衬底101上实践。

一旦主衬底101根据需要被图案化，通过在生长限制掩模102和ELO III族氮化物层105之间留下平滑的界面，由开口区域形成的ELO III族氮化物层105采用生长限制掩模102的形状。特别地，主衬底101上的图案化形状用作ELO III族氮化物层105的翼。

一旦形成了期望的ELO III族氮化物层105和半导体器件层106，VCSEL器件111的工艺类似于上述工艺被执行。通过工艺#1或工艺#2从主衬底101移除ELO III族氮化物层105。VCSEL的谐振腔的第二个DBR反射镜放置在界面处。

第四实施例

第四实施例使用工艺#2和成对的提升器件111。例如，器件111被划分，使得每个单元包含两个器件111，在由开口区域分离的ELO III族氮化物层105的每个翼上一个器件。图14(a)-14(g)是可能的器件111设计的放大视图。

第五实施例

在第五实施例中，ELO可以执行至少两次，如图3(a)-3(m)以及23(a)-23(f)所示。对于第二ELO生长，可以选择生长限制掩模102作为光反射DBR反射镜之一，优选地，n-GaN侧光反射反射镜。具体地，图23(a)、23(b)、23(c)、23(d)、23I和23(f)表示用于制造嵌入式DBR谐振腔VCSEL和可能设计的放大版本的工艺。

例如，在图23(a)-23(f)所示的设计中，在光反射层的嵌入工艺期间获得的不想要的晶体质量与谐振腔路径分离。该工艺的主要ELO III族氮化物半导体层105可用于使用主衬底101区域处的开口区域路径2301提取从器件111操作中生成的热量。

这种设计可以有多种改变，例如使用III族氮化物半导体层105进行散热，或者可以使它们变薄以避免发光锥干涉，或者可以打开p侧电极图案以允许通过关闭n侧电极结构来发光等。

如图23(a)-23(f)所示，当遵循工艺#2时，从主衬底101移除的器件111可以被小心地设计成具有两个谐振腔，在开口区域的每个侧翼上一个谐振腔。

第六实施例

在第六实施例中，AlGaN层用作岛状III族氮化物半导体层109。AlGaN层可以作为ELO III族氮化物层105生长在各种斜角衬底101上，其中Al成分设定为0.03-0.05。使用本发明，AlGaN层109可以具有非常平滑的表面。使用本发明，AlGaN层109可以作为岛状III族氮化物半导体层109从各种斜角衬底101移除。

第七实施例

在第七实施例中，ELO III族氮化物层105生长在各种斜角衬底101上。从m平面朝向c平面，斜角取向范围为0到+15度，并且斜角取向范围为0到-28度。本发明可以在不断裂条110的情况下从各种斜角衬底101移除条110。当使用各种晶体平面衬底101时，当机械移除条110时，在开口区域处的条110的移除的区域可能处理如阶梯的裂开表面，使得开口区域不适合制造用于VCSEL器件111的DBR反射镜；然而，独立于晶体取向，条的移除的翼区域上的表面足够平滑以制造用于VCSEL器件111的这种精密的DBR反射镜。例如，当半极性条110从其主半极性平面20-2-1或20-21移除时，条110的移除的部分的开口区域可以包含裂开的非极性平面10-10等，其与主半极性平面成75或15度的角度，并且在开口区域看起来像阶梯图案，如图8(k)所示，然而，图8(i)所示的条110的翼区域包含比开口区域更平滑的表面。因此，在ELO区域的翼区域上制造用于VCSEL器件111的DBR反射镜的建议是独立于晶体平面的最佳解决方案。这是这种技术的一个优点，因为半导体平面器件111的各种斜角取向可以在不改变制造工艺的情况下实现。

第八实施例

在第八实施例中，ELO III族氮化物层105生长在具有两个不同错切取向的c平面衬底101上。在处理期望的器件111之后，移除岛状III族氮化物半导体层109。

第九实施例

在第九实施例中，蓝宝石衬底101被用作异质衬底。除了使用蓝宝石衬底101和缓冲层，该结构几乎与第一实施例的结构相同。在本实施例中，缓冲层还可以包括附加的n-GaN层或未掺杂的GaN层。缓冲层在约500-700℃的低温下生长。n-GaN层或未掺杂的GaN层在约900-1200℃的较高温度下生长。总厚度约为1–3μm。然后，在缓冲层和n-GaN层或未掺杂的GaN层上设置生长限制掩模102。完成该器件111的其余工艺与第一至第四实施例相同。

另一方面，不需要使用缓冲层。例如，生长限制掩模102可以直接设置在异质衬底101上。之后，可以生长ELO III族氮化物层105和/或III族氮化物基半导体器件层106。在这种情况下，异质衬底101表面和ELO III族氮化物层105的底表面之间的界面由于异质界面而容易划分，异质界面包括很多缺陷。

采用本发明，即使使用异质衬底101，也可以为谐振腔获得ELO III族氮化物层105的平滑界面，因为ELO III族氮化物层105的翼区域以及生长限制掩模102和ELO III族氮化物层105之间的界面被用作器件111中的谐振腔反射镜。

异质衬底101的使用对大量生产也有很大的影响。例如，与独立式GaN衬底101相比，所使用的异质衬底101可以是低成本和大尺寸的衬底101，诸如蓝宝石、GaAs和Si。这导致低成本的器件111。此外，蓝宝石和GaAs衬底作为低热导率材料是众所周知的，因此使用这些衬底的器件111具有热问题。然而，使用本发明，由于器件111从异质衬底101移除，所以可以避免这些热问题。

此外，在使用ELO生长方法来移除器件111的条110的情况下，该方法可以显著降低位错密度和堆叠层错密度，这在使用异质衬底101的情况下已经成为关键问题。

因此，本发明可以解决由使用异质衬底101引起的许多问题。

第十实施例

第十实施例使用固定的精密钩移除ELO III族氮化物层105，该钩临时保持ELOIII族氮化物层105，并将它们释放到临时载体衬底上或者永久键合到衬底、CMOS面板或TFT背板上。使用ELO技术可以获得更大的翼，在这些翼上可以制造几个器件111，如VCSEL、LED、电力电子器件。通过这样做，与由常规衬底制造的器件111相比，这些器件111具有减少缺陷的独特特征。

这在图7(a)-7(j)中进行了描述。在钩工艺的第一部分中，如图7(b)所示，或者是聚结的III族氮化物层，或者是离散的III族氮化物层；在这两种情况下，期望的光学器件111可以放置在ELO III族氮化物层105的顶部。例如，用通过化学气相沉积(CVD)、原子层沉积(ALD)或溅射沉积的SiO

该工艺可以在完成对聚结的或离散的ELO III族氮化物层105的所有前端工艺之后执行。例如，在小尺寸LED的情况下，设计在ELO翼上的操作器件111包括在III族氮化物半导体层109顶侧上的p电极和n电极。用于蚀刻主衬底101上的III族氮化物层109的701掩模也可以用作钝化层，以防止漏电或提高小尺寸LED的效率。

使用掩模701，通常是SiO

在类型-2蚀刻中，在暴露下面的生长限制掩模102之后，如图7(f)所示，除了蚀刻层被夹在生长限制掩模102和蚀刻掩模701之间之外，蚀刻层不具有来自主衬底101的支撑。在这个阶段，III族氮化物层状器件111没有从主衬底101上脱落。发明人通过实验观察到，在暴露生长限制掩模102之后，生长限制掩模102上100％剩余III族氮化物层状器件111，参见例如图7(h)中的光学显微镜图像。此时，III族氮化物层状器件111夹在生长限制掩模102和用于暴露生长限制掩模102的掩模701之间。这是一种独特的配置，只有使用本发明的方法才能实现。尽管用于ELO工艺的生长限制层最初是在大约300℃的低温下制备的，但是在MOCVD反应器室中形成III族氮化物层109期间，生长限制掩模102暴露于大约1200℃的较高温度，这将促进生长限制掩模102和III族氮化物层109的背侧之间的较弱键合，例如范德华力。

可选地，如图7(f)所示，通过在蚀刻掩模701的顶部放置薄层、芯片固定层702、优选厚度为10nm至300nm的电介质SiO

现在，载体晶片可以是暂时的或永久的，并且可以附接到III族氮化物层状器件111。施加超声波或机械或热处理，可以断裂仅有的支撑钩层702，并且可以将器件111转移到载体晶片上。

这种独特的工艺不仅有助于解决目前的微型LED的量转移问题，而且有助于实现VCSEL和双包层边缘发射法布里-珀罗激光器的独特图案，如下所述。

VCSEL：不涉及衬底的外延层上的n侧曲面反射镜

如图7(i)所示，在放置固定芯片层702之后，可以使用晶体键合、电子蜡或临时附接层将器件111转移到临时载体703上。在转移到临时载体703上之后，通过回流抗蚀剂将器件111的背侧图案化为凹面，并且在器件111的背侧上制造曲面反射镜，并且将器件111转移回永久键合晶片706上用于封装，其中从器件111的p侧提取光。使用该工艺并移除衬底101，对于VCSEL器件111，从p侧发光是可能的，而在其他工艺中，诸如光电化学蚀刻或电化学蚀刻，可能无法在移除的外延层上形成n侧曲面反射镜。

双包层法布里珀罗(FP)激光器

图7(j)示出了根据本发明的一个实施例制造的双包层法布里-珀罗(FP)激光器，其中FP激光器由载板703、包覆层707、n-GaN和波导层708、单个或多个量子阱709、p-GaN和波导层710以及ITO包覆层711组成。不同于将III族氮化物层器件111分成小尺寸的LED或VCSEL，通过在ELO翼区域上放置脊结构712和局限层707、708、710、711，可以在ELO翼上设计FP激光器。例如，在通过任何上述钩技术移除激光条110之前，在外部放置ITO层711作为一个包覆层，并且在移除之后，在外部放置另一个包覆层707，例如氮化铝(AlN)。该工艺更易于控制以实现双包层FP激光器，因为对于长波长激光器的非常关键的设计，可以外延地控制n-GaN和波导层708中的ELO翼的厚度，并且从生长限制掩模102表面移除精确设计的激光外延层。使用例如溅射、电子束、ECR、CVD等在外部放置两个包覆层707、711。可选地，在n-GaN和波导层708中的ELO翼的FP激光器的背表面不一定平坦的情况下，即使n-GaN基层上的厚度超过了期望的维度，也可以回蚀到在放置第二包覆层711之前，在将FP激光器条110转移到载体703上之后的期望值。在这种配置中，为了更好的热管理，可以在最终器件111上施加结向下或夹层冷却技术。

一种设计尝试嵌入类似DBR的反射镜结构，例如，如图24(a)所示的具有ELO III族氮化物层105的生长限制掩模102。然而，如图24(b)所示，在ELO III族氮化物层105的表面上生成裂纹。具体地，图24(a)示出了被ELO III族氮化物层105嵌入的生长限制掩模102，并且图24(b)示出了ELO III族氮化物层105的表面中的可见裂纹。

嵌入式DBR反射镜材料(主要是生长限制掩模102的电介质层)和半导体ELO III族氮化物层105的热膨胀系数显著不同。结果，当环境温度变化时，在这些层102、105之间将产生显著的应力。通常，ELO III族氮化物层105是在大约700℃-1200℃的MOCVD环境中制造的，并且为了制造器件111，它们必须被冷却到室温。这是实现嵌入式DBR反射镜像图案时最常见的场景。

ELO III族氮化物层105和DBR反射镜材料102之间累积的内应力可能逐渐导致器件111的层中生成的裂纹。这也使得嵌入式DBR反射镜102和位于其顶部的ELO III族氮化物层105之间的接触不可靠。器件111的层中的裂纹吸收水分，并使DBR易受环境影响，并且在最坏的情况下，器件层106可以自提升。这将影响DBR反射镜的反射率和器件111的寿命。实验上，如图24(a)-24(b)所示，当通过在生长限制掩模102的顶部形成ELO III族氮化物层105来嵌入包括SiO

总之，当放置DBR反射镜而没有首先移除ELO III族氮化物层105时，会出现几个可靠性问题：

·与DBR反射镜弱键合的内置内应力和ELO III族氮化物层105可能导致器件层106中的剥离和裂纹，从而导致可靠性和产量问题。

·电介质材料102和半导体主衬底101的热膨胀系数的差异在器件层106和DBR反射镜之间引起内应力，导致器件层106中的裂纹。

·在DBR反射镜和器件层106之间的界面处建立了不可靠的接触，这将影响器件111的产量、可靠性和效率。

·DBR反射镜会从裂纹中吸收水分，从而降低其原始设计特性。

·为了在DBR反射镜的表面上形成ELO III族氮化物层105，必须选择DBR反射镜的顶表面来容纳良好的晶体ELO层。如果没有选择合适的DBR材料，那么来自ELO材料的碎片将随机停留在DBR反射镜的表面上，从而影响产量和可靠性。

·如果器件111包括主衬底101，则器件111将是昂贵的。

·从器件111发射的光可以在所包含的主衬底101中被吸收，因此必须引入减薄，这带来了附加的成本，并且减薄的副产品是无用的。

·抛光和蚀刻方法很难实现均匀和平面的减薄分布。

·在这种情况下，非平面形状的DBR反射镜是不可能的。

·必须遵循仔细的设计，以避免在聚结区域处出现不想要的晶体质量。

ELO III族氮化物层105和DBR反射镜之间的弱键合可能具有不利影响，但在某些方面也可能是有利的：

1.与DBR反射镜弱键合的ELO III族氮化物层105在ELO III族氮化物层105的背表面保持了平滑的界面。

2.与DBR反射镜弱键合的ELO III族氮化物层105可以有助于上述移除工艺以提高产量。

3.在选择单层或双层生长限制掩模102，而不是一般DBR设计的复杂电介质层对的方面具有灵活性。

4.关于DBR反射镜材料是否暴露在极端温度条件下有所降低。

本发明通过利用DBR反射镜和ELO III族氮化物层105之间的弱键合界面来缓解这些问题：

1.在ELO III族氮化物层105背表面由于弱键合而保留的平滑界面上，在移除ELOIII族氮化物层105之后，我们在外部放置期望的DBR反射镜设计。例如，可以使用表面活化键合与外部准备好的DBR反射镜，或者溅射或沉积DBR层以获得更好的键合和更高的可靠性。

2.弱键合辅助移除ELO III族氮化物层状器件111获得了更好的产量。

此外，在从主衬底101移除ELO III族氮化物层105或器件层106之后，可以在外部沉积DBR反射镜。通过这样做，器件层106由于其独立性质而变得无应力。接下来，可以在ELO翼区域的界面处沉积或放置DBR反射镜，这使得与翼界面的键合可靠，从而使得DBR的期望功能可实现。

优选地，DBR应该放置在离蚀刻的部分的边缘至少1μm距离L处，以避免蚀刻损坏。实验观察到，移除的ELO翼的界面具有小于2nm的粗糙度，并且至多可以达到亚纳米水平。此外，提出了使用多层方法或热稳定生长限制掩模102或材料参数开发进行降低界面粗糙度的改进。

最终，本发明的方法是有成本效益的，因为器件111从主衬底101上移除，并且主衬底101可以被回收几次。

设计1

本申请的上述部分描述了一种类型的设计，称为设计1，如图10(g)所示。如下所述，也可采用替代设计。

设计2

图10(h)和14(c)示出了另一种类型的设计，称为设计2。

在该设计中，通过在p-GaN侧限定电流局限区域308，在ELO III族氮化物层105的翼区域的指定部分处设计第一光反射反射镜301。

随后，电流扩展层309和接触层(例如ITO)沉积在包括电流局限孔的区域上。光反射DBR反射镜301是放置在电流局限孔上的具有不同折射率的电介质层的组合，使得接触层位于p-GaN和DBR之间。

在这个阶段，如图10(h)所示的单孔器件111或如图14(c)所示的双孔器件111可以通过相应地图案化p-焊盘305来制造。在单孔设计的情况下，p-焊盘305被光刻限定以帮助孔划分。这些设计将p-焊盘305和n-焊盘311限定在相同侧。为了限定n-焊盘311，III族氮化物半导体层105、106、109被自上而下蚀刻到n-GaN层，然后沉积n-焊盘305。

随后，单孔或双孔条110经由键合层306附接到载板307上。然后使用粘合剂膜将器件111从衬底101移除。

在生长限制掩模102和ELO III族氮化物层105之间的界面312的一侧处，第二光反射反射镜313被覆盖沉积在器件111的背侧，器件111是n-GaN。

设计3

图10(i)和14(d)示出了另一种类型的设计，称为设计3。

在该设计中，通过在p-GaN侧限定电流局限区域308，在条110的翼区域的指定部分处设计第一光反射反射镜。

随后，电流扩展层309和接触层(例如ITO)沉积在包括电流局限孔的区域上。光反射DBR反射镜301(其是具有不同折射率的电介质层的组合)被放置在电流局限孔上，使得接触层位于p-GaN和DBR之间。

在这个阶段，如图10(i)所示的单孔器件111或如图14(d)所示的双孔器件111可以通过相应地图案化p-焊盘305来制造。在单孔设计的情况下，p-焊盘被光刻限定以帮助孔划分。

器件111经由键合层306附接到载体307上。然后使用粘合剂膜将器件111从衬底101移除。然后，通过光刻将凸起形状1010转移到生长限制掩模102和ELO区域之间的界面处的n-GaN侧上。

第二光反射DBR反射镜313沉积在凸起形状上。n-焊盘被覆盖沉积用于电连接。

最后，器件111经由键合层306a转移到载板307a上。或者，通过选择对器件111的发射光透明的载体307和键合层306，可以避免到第二载板307a的转移工艺。

设计4

图10(j)和14(e)示出了另一种类型的设计，称为设计4。

在该设计中，通过在p-GaN侧限定电流局限区域308，在条110的翼区域的指定部分处设计第一光反射反射镜。

随后，电流扩展层309和接触层(例如ITO)沉积在包括电流局限孔的区域上。光反射DBR反射镜301(其是具有不同折射率的电介质层的组合)被放置在电流局限孔上，使得接触层位于p-GaN和DBR之间。

在这个阶段，如图10(j)所示的单孔器件111或如图14(e)所示的双孔器件111可以通过相应地图案化p-焊盘305来制造。在单孔设计的情况下，p-焊盘305被光刻限定以帮助孔划分。这种设计将n-焊盘305和p-焊盘311限定在相同侧。

为了限定n-焊盘311，III族氮化物半导体层105、106、109自上而下被蚀刻以暴露n-GaN层。n-焊盘311沉积在指定的部分处。

器件111经由键合层307附接到载体307上。然后使用粘合剂膜将器件111从衬底101移除。然后，在生长限制掩模102和ELO III族氮化物层105之间的界面处，通过光刻将凸起形状转移到n-GaN侧。

第二光反射DBR反射镜313沉积在凸起形状上。

最后，器件111经由键合层306a转移到载板307a上。

或者，通过选择对器件111的发射光透明的载体307和键合层306，可以避免到第二载板307a的转移工艺。

设计5

图10(k)和14(f)示出了另一种类型的设计，称为设计5。

这种设计可以在通过图1(c)和图11(b)中提到的方法生长的III族氮化物层上制造。

在该设计中，在器件111的p侧上图案化了凸起形状。具体地，器件111的III族氮化物基外延层106以p型层终止。为了制造曲面表面，在p层中限定电流局限区域308之后，在p-GaN层上再沉积厚n-GaN层310。

然后在与ELO的翼区域一致的开口区域的任一侧上的较厚n-GaN层上图案化凸起形状。电流扩展层309(例如ITO)沉积在凸起区域上，然后光反射元件313沉积在凸起形状上，随后是p-焊盘305。

在这个阶段，如图10(k)所示的单孔器件111或如图14(f)所示的双孔器件111可以通过相应地图案化p-焊盘305来区分。在单孔设计的情况下，p-焊盘305被光刻限定以帮助孔划分。

然后，器件111经由键合层306附接到载体307上。然后使用粘合剂膜将器件111从衬底101移除。

在为n-GaN的器件111的背侧，在生长限制掩模102和ELO III族氮化物层105之间的界面312处，第二光反射反射镜313被光刻限定，并且沉积n-焊盘311以接触n-GaN层。

设计6

图10(l)和14(g)示出了另一种类型的设计，称为设计6。

在该设计中，在器件111的p侧上图案化了凸起形状。具体地，器件111的III族氮化物基外延层106以p型层终止。为了制造曲面表面，在p层中限定电流局限区域308之后，在p-GaN层上再沉积厚n-GaN层310。

在与ELO III族氮化物层105的翼区域一致的开口区域的任一侧上的较厚的n-GaN层310上图案化凸起形状。电流扩展层309(例如ITO)沉积在凸起区域上，然后光反射元件301沉积在凸起形状上，随后是p-焊盘层305。

在该设计中，n-焊盘311和p-焊盘305在器件111的相同侧，其中III族氮化物半导体层105、106、109自上而下被蚀刻，并且n-焊盘311沉积在指定区域处。

在这个阶段，可以通过相应地图案化p-焊盘305和n-焊盘311来区分如图10(l)所示的单孔器件111或如图14(g)所示的双孔器件111。

器件111经由键合层306附接到载体307上。然后使用粘合剂膜将器件111从衬底101移除。

在为n-GaN的器件111的背侧，在生长限制掩模102和ELO III族氮化物层105之间的界面312处，第二光反射反射镜313被光刻限定或空白沉积以完成器件111。

设计7

图3(l)、3(m)、23(a)-23(f)示出了另一种类型的设计，称为设计7。

在该设计中，光反射反射镜DBR 301放置在最初生长的聚结III族氮化物半导体层105上。DBR 301嵌入在MOCVD生长的第二阶段中，因此在新建立的生长限制掩模303上方出现聚结线。一旦DBR 301被嵌入，包含有源层和p-GaN层的III族氮化物半导体层106被生长，如图3(c)所示。

图3(1)的设计在器件111的相同侧包含p-焊盘305和n-焊盘311。使用光刻在p-GaN层上的指定位置处设计电流局限层308。之后，电流扩展层309被放置在包含电流局限孔的p-GaN层上。光反射DBR反射镜313放置在电流局限孔上。然后，在光反射DBR反射镜上限定p-焊盘305，并且通过自上而下蚀刻器件111直到暴露n-GaN层，在n-GaN层上沉积n-焊盘311。器件111经由键合层306附接到载体307上。然后使用粘合剂膜将器件111从衬底101移除。

在图23(a)-23(d)中，光反射DBR反射镜301可以放置在最初生长的岛状III族氮化物半导体层109上。DBR反射镜301将嵌入在MOCVD生长的第二阶段中，作为将出现在生长限制掩模102上方的聚结线的结果。线的位置可以通过暴露区域2301和2302来调整。例如，通过使开口区域2301的宽度位于生长限制掩模102和包括层弯曲区域108的暴露的区域的宽度之间，并且区域2302的宽度大于区域2301，可以嵌入DBR反射镜310，使得聚结线2303停留在DBR反射镜301的边缘处。因此，可以操纵两条聚结线2303之间的距离，以获得DBR反射镜301的高质量外延区域。一旦如图23(b)所示嵌入DBR 301，如图23(c)所示生长包含有源层和p-GaN层的III族氮化物半导体层106，并且如图23(d)所示沉积p-焊盘305。

p-焊盘305和n-焊盘311位于器件111的相对侧。使用光刻在p-GaN层上的指定位置处设计电流局限层308。之后，电流扩展层309被放置在包含电流局限孔的p-GaN层上。光反射DBR反射镜301放置在电流局限孔上。该设计仅用于单个孔。p侧上的孔基本上重叠在两次ELO生长期间获得的两个翼区域之间，并且更具体地说，重叠在由二次ELO生长生成的两条聚结线之间。p-焊盘305被限定在光反射反射镜301上。器件111经由键合层306附接到载体307上。然后使用粘合剂膜将器件111从衬底101移除。n-焊盘311然后以不阻碍发光的方式沉积在指定区域处的背侧上。

在图23(e)和23(f)中，p-焊盘305和n-焊盘311在器件111的相对侧。使用光刻在p-GaN层上的指定位置处设计电流局限层308。之后，电流扩展层309被放置在包含电流局限孔的p-GaN层上。光反射DBR反射镜301放置在电流局限孔上。该设计仅用于单个孔。p侧上的孔基本上重叠在两次ELO生长期间获得的两个翼区域之间，并且更具体地说，重叠在由二次ELO生长生成的两条合并线之间。p-焊盘305被限定在光反射反射镜301上。器件111经由键合层306附接到载体307上。然后使用粘合剂膜将器件111从衬底101移除。n-焊盘311然后以不阻碍发光的方式沉积在指定区域处的背侧上。

图案1

图案1在图4(a)-4(g)中示出，这是在执行实际ELO之前需要预处理的一组设计。图4(a)-4(g)所示的形状可以用几种方法获得，

例如，图4(a)-4(g)的图案1可以通过以下步骤获得：

i.在III族氮化物衬底101上沉积高掺杂的III族氮化物层401。

ii.在高掺杂III族氮化物层401上沉积条带形式的掩模402，该掩模402具有由距离z分离的两个不同宽度x、y。

iii.例如，使用电化学蚀刻选择性地蚀刻高掺杂III族氮化物层401。

iv.所得的凹形403可以出现在选择性蚀刻的区域。

v.所得的凹形403被生长限制标记404覆盖，同时在两个凹形403之间选择性地开口宽度为1μm-10μm的区域405。开口区域405优选小于5μm。

图案2

图案2在图5(a)-5(g)中示出，这是在执行实际ELO之前需要预处理的设计集合。图5(a)-5(g)所示的形状可以用几种方法获得。

例如，图5(a)-5(g)中的图案2可以通过以下步骤获得：

i.在III族氮化物衬底101上沉积高掺杂的III族氮化物层501。可选地，该图案可以利用没有高掺杂层的III族氮化物衬底101。

ii.在高掺杂III族氮化物层501上沉积条带形式的掩模502，该掩模502具有由距离z分离的两个不同宽度x、y。

iii.然后例如使用反应离子蚀刻选择性地干法蚀刻高掺杂III族氮化物层501，导致可以出现在选择性蚀刻区域处的凹陷形状503。

iv.然后用生长限制标记504覆盖包括凹陷区域的衬底101，同时在两个连续凹陷形状503之间选择性地开口宽度为1μm-10μm的区域505。开口区域505优选小于5μm。

设计8：图案1上的器件

在该设计中，称为具有图案1的设计8，外延层横向生长在图4(a)-4(g)的图案化掩模上。

III族氮化物外延层105在开口区域405的任一侧的窗口处呈现凹形403。稍后，在405上生长包括有源层和p-GaN层的III族氮化物基层106。器件111可以用单孔器件111分开，或者可以根据需要集成为包含两个孔的整体作为单个设备111。

器件111的配置最适合于两个光反射反射镜408、413之间的长腔谐振腔412。通过具有长的光反射腔，可以实现更好的热管理和对腔412中的有源层放置的更小的容忍度，因此可以预见更可行的可制造性。

在基III族氮化物半导体层的顶部上生长有源层和p-GaN层之后，使用光刻在p-GaN层上的指定位置处设计电流局限层406。之后，电流扩展层407被放置在包含电流局限孔的p-GaN层上。诸如DBR反射镜的光反射反射镜408放置在电流局限孔上。对于这些设计，单孔或双孔是可行的。p侧上的孔垂直放置在凹形区域的上方。p-焊盘409被限定在光反射反射镜上。

然后，器件111经由键合层411附接到载体410上。然后使用粘合剂膜将器件111从衬底101移除。在将器件111转移到载体上之后，将光反射反射镜沉积在凸起形状区域上(当观察器件111的背侧时)，然后限定n-焊盘。

如果只需要具有单孔的器件111，那么可以如图5(f)所示沿着YY’线进行双孔器件111的分离。

如果载体和键合层对于孔的发射光是透明的，则不需要进一步转移；然而，如果选择不透明载体和/或键合层，那么在制造n侧光反射反射镜和n-焊盘之后，必须使用键合层411将器件111转移到载体410。

设计9：图案2上的器件

在该设计中，称为具有图案2的设计，外延层横向生长在图5(a)-5(g)所示的图案化掩模上。这种类型的器件111也可以在顶部没有高掺杂层501的外延就绪III族氮化物衬底101上制造。这些设计可以使用双周期干法蚀刻掩模来制造。第二反射元件的形状与图3(a)相比略有不同。干法蚀刻可以在尖锐边缘或锥形边缘之间的任何地方产生朝向III族氮化物半导体ELO III族氮化物层105的刺穿。

III族氮化物外延层105在开口区域505的任一侧的窗口处呈现设计的形状(尖锐或锥形)510。稍后，在105上生长包括有源层和p-Gan层的III族氮化物基层106。器件111可以单独作为单孔器件111，或者可以根据需要集成为包含两个孔的整体作为单个器件111。

器件111的配置最适合于两个光反射反射镜之间的长腔谐振腔512。通过具有长的光反射腔，可以实现更好的热管理和对腔中的有源层放置的更小的容忍度，因此可以预见可行的可制造性。

在基III族氮化物半导体层的顶部上生长有源层和p-GaN层之后，使用光刻在p-GaN层上的指定位置处设计电流局限层506。之后，电流扩展层507被放置在包含电流局限孔的p-GaN层上。光反射反射镜508放置在电流局限孔上。在这些设计中，单孔或双孔是可行的。p侧上的孔垂直放置在凹形区域的上方。p-焊盘509被限定在光反射反射镜上。

然后，器件111经由键合层511附接到载体510上。然后使用粘合剂膜将器件111从衬底101移除。在将器件111转移到载体510上之后，将光反射反射镜沉积在设计形状504上(当观察器件111的背侧时)，并且限定n-焊盘。

如果只需要具有单孔的器件111，那么如图5(f)所示沿着YY’线进行双孔器件111的分离。

如果载体和键合层对于孔的发射光是透明的，则不需要进一步转移；然而，如果选择不透明载体和/或键合层，则在制造n侧光反射反射镜和n-焊盘之后，必须使用键合层511将器件111转移到载体510。

上面描述的器件111由下面的III族氮化物半导体器件层106组成，这些III族氮化物半导体器件层106以所述的顺序一个放置在另一个的顶部，生长在沉积在生长限制掩模102上的ELO III族氮化物层105上：n-Al

光学谐振器由腔结构组成，其中腔形成在器件111的顶部和底部。电介质DBR，也称为光反射反射镜，由具有不同折射率的多个电介质层组成。光学谐振器在垂直方向上提供光学局限。光学谐振器结构的两个DBR之间的长度在5到50μm的数量级，并且通常为10μm。ITO用作电流扩展层。

诸如光刻和干法蚀刻或反应离子蚀刻的常规方法可用于制造孔结构。电流局限区域深度(从顶表面到底表面)在p-GaN波导层中。基于模拟或先前的实验数据，在执行蚀刻之前预先确定电流阻断的感兴趣的区域。

在一个实施例中，p电极509可以由以下材料中的一种或多种组成：Pd、Ni、Ti、Pt、Mo、W、Ag、Au等。例如，p电极509可以包括Pd-Ni-Au(厚度为3-30-300nm)。这些材料可以通过电子束蒸发、溅射、热蒸发等来沉积。此外，p电极509通常沉积在ITO电流扩展层507上。

图25是说明在ELO III族氮化物层105的ELO翼区域上制造用于VCSEL器件111的高质量发光孔的方法的流程图，其中：在衬底101上形成由III族氮化物半导体层105、106、109组成的器件111的一个或多个条110。下面将更详细地描述该方法的步骤。

框2501表示提供主衬底101的步骤。在一个实施例中，衬底101是半导体衬底，与晶体取向无关，诸如III族氮化物基衬底101(例如GaN基衬底101)或者异质衬底101(诸如蓝宝石衬底101)。该步骤还可以包括在衬底101上或上方沉积模板层的可选步骤，其中模板层可以包括缓冲层或中间层，诸如GaN底层。

框2502表示在衬底101上或上方(即在衬底101本身上或在模板层上)沉积生长限制掩模102的步骤。生长限制掩模102被图案化以包括多个条带状开口区域103。生长限制掩模102可以包括多层结构。

框2503表示使用外延横向过度生长(ELO)在生长限制掩模102上或上方形成一个或多个III族氮化物层105的步骤。该步骤可以包括或不包括在ELO III族氮化物层105中的相邻ELO III族氮化物层105彼此聚结之前停止ELO III族氮化物层105的生长。

框2504表示在ELO III族氮化物层105上或上方生长一个或多个III族氮化物器件层106的步骤，从而制造在衬底101上形成一个或多个器件111的条110。附加的器件111的制造可以在条110从衬底101移除之前和/或之后进行。

框2505表示将条110制造成器件111的步骤。

框2506表示从衬底101移除由ELO III族氮化物层105和III族氮化物器件层106组成的条110的步骤。移除的ELO III族氮化物层105包含VCSEL器件111的至少部分处理过的部分。外延控制移除的ELO III族氮化物层105的厚度，以实现VCSEL器件111的功能版本。移除的ELO III族氮化物层105中的至少一个用于在器件111操作期间从VCSEL器件111提取热量。

框2507表示将用于VCSEL器件111的谐振腔的一个或多个电介质分布式布拉格反射器(DBR)反射镜放置在移除的ELO III族氮化物层105的背侧上的步骤，其中移除的ELOIII族氮化物层105的背侧具有非平面形状，并且在移除的ELO III族氮化物层105的翼区域处，将电介质DBR反射镜放置在移除的ELO III族氮化物层105的背侧上。主衬底被预先图案化以实现非平面形状，并且非平面形状包括曲率，移除的ELO III族氮化物层105的背侧具有有限的曲率半径，并且曲率的中心在主衬底101表面的一侧。至少一个电介质DBR反射镜夹在移除的ELO III族氮化物层105之间。在距离聚结区域和开口区域103边缘至少1μm的距离处，将电介质DBR反射镜放置在移除的ELO III族氮化物层105的背侧上。由DBR反射镜形成的VCSEL器件111的谐振腔不包含主衬底101的实质部分。

框2508表示在沿着条110形成的划分支撑区域处将条110划分成一个或多个器件111的可选步骤。

框2509表示在模块中安装器件111的步骤，其中器件111被安装到模块的杆和台。

框2510表示该方法的所得产品，即，根据该方法制造的一个或多个III族氮化物基半导体器件111(诸如VCSEL器件111)，以及已经从器件111移除并可用于回收和再利用的衬底101。

器件111可以包括生长在衬底101上的生长限制掩模102上或上方的一个或多个ELO III族氮化物层105，其中，ELO III族氮化物层105的生长在ELO III族氮化物层105中的相邻ELO III族氮化物层105彼此聚结之前停止。器件111还可以包括生长在ELO III族氮化物层105和衬底101上或上方的一个或多个附加III族氮化物器件层106。

本发明提供了许多优点和好处：

·昂贵的III族氮化物基衬底101可以在衬底101从器件层106移除后重新使用。

·高质量层105、106、109可以使用具有非常低的缺陷密度的相同或相似材料的衬底101获得。

·对衬底101和层105、106、109两者使用相同或相似的材料可以降低层105、106、109中的应变。

·对衬底101和层105、106、109两者使用具有相同或相似热膨胀的材料可以减少外延生长期间衬底101的弯曲。

·由ELO生长的层105具有良好的晶体质量。

·当ELO III族氮化物层105没有彼此聚结时，内部应变被释放，这有助于避免任何裂纹的出现。对于为AlGaN层的器件层106，这是非常有用的，尤其是在高Al含量层的情况下。

·VCSEL器件111的谐振腔被制造在ELO翼区域上。

·ELO翼区域是低缺陷区域，这改善了器件111的特性。

·不需要繁琐的衬底减薄工艺来制造腔的第二DBR反射镜。常规制造需要减薄以避免器件111的发射波长的显著吸收。

·用于移除半导体层的替代工艺(如光化学蚀刻工艺)依赖于晶体平面，并且速度极慢。然而，本文描述的方法不具有晶体平面依赖性。通过控制生长限制掩模102和生长的参数，晶体的任何平面可以在生长限制掩模102处获得平滑的界面。

·另一方面，本发明中的移除方法不昂贵，是稳定的，并且可用于量转移。

·在移除ELO III族氮化物层105之后，它们可以通过表面活化或扩散键合简单地表面键合到外部制备的DBR反射镜，因为移除的层的界面足够平滑以有助于这种键合技术。

·嵌入式DBR反射镜设计能更好地管理热量。

·可以制造长腔曲面反射镜结构，而不涉及复杂的步骤，并且仅使用外延生长层，这允许衬底的回收。

·岛状III族氮化物半导体层109被隔离形成，从而降低了拉伸应力或压缩应力。

·此外，生长限制掩模102和ELO III族氮化物层105没有化学键合，因此ELO III族氮化物层105和附加器件层106中的应力可以通过在生长限制掩模102和ELO III族氮化物层105之间的界面处引起的滑动来缓和。

·每个岛状III族氮化物半导体层109之间的非生长区域104的存在提供了柔性，并且当施加外力时，衬底101容易变形并且可能弯曲。因此，即使在衬底101中出现轻微的翘曲、曲率或变形，这也可以通过小的外力容易地校正，以避免裂纹的出现。结果，通过真空吸盘处置衬底101是可能的，这使得半导体器件111的制造工艺更容易进行。

·非生长区域104使得很容易溶解大面积的生长限制掩模102。

·通过抑制衬底101的曲率，可以生长高质量半导体晶体的层105、106、109，此外，即使当层105、106、109非常厚时，也可以抑制裂纹的出现等，从而可以容易地实现大面积半导体器件111。

·该制造方法也可以很容易地用于大尺寸晶片(>2英寸)。

·在开口区域103的任一侧上制造的发光孔将改善光输出的尺寸。

·通过常规手段，很难将类似的光发出提供器件111放置得足够近以解决光线不足的问题。

这得出本发明的优选实施例的描述。已经出于图示和描述的目的呈现本发明的一个或多个实施例的前述描述。其不旨在穷举或将本发明限制为所公开的精确形式。鉴于以上教导，可以进行许多修改和变化。本发明的范围旨在不受该详细描述限制而由所附权利要求来限制。