首页> 中国专利> 半导体存储器电容孔的制备叠层结构

半导体存储器电容孔的制备叠层结构

页面导航

摘要
著录项
法律信息
相似文献

摘要

本实用新型提供一种半导体存储器电容孔的制备叠层结构，包括：半导体基底；电容支撑牺牲结构层；硬掩膜消耗层，位于电容支撑牺牲结构层表面；双图案整合层，位于硬掩膜消耗层表面；图形转移层，位于双图案整合层上，包括若干个沿第一方向平行间隔排布的第一间距倍增单元及若干个沿第二方向平行间隔排布的第二间距倍增单元，第二方向与第一方向之间具有相交角度，相邻第一间距倍增单元之间产生一第一间距，相邻第二间距倍增单元之间产生一第二间距。本实用新型利用两个方向分别形成侧壁层进行图形加倍，改进器件结构中特征尺寸的界定，解决大小孔洞的问题，并通过刻蚀过程中双图案整合层的改进，提高图形精准度，对结构层进行改进，提高良率。

著录项

公开/公告号CN208637425U

专利类型实用新型
公开/公告日2019-03-22

原文格式PDF
申请/专利权人长鑫存储技术有限公司;
展开▼

申请/专利号CN201820970453.0
发明设计人不公告发明人;
展开▼

申请日2018-06-22
分类号
代理机构上海光华专利事务所(普通合伙);
代理人佟婷婷
地址 230601 安徽省合肥市经济技术开发区翠微路6号海恒大厦630室
入库时间 2022-08-22 08:32:29

法律信息

法律状态公告日

法律状态信息

法律状态
2019-03-22

授权

授权

相似文献

专利
中文文献
外文文献

1. 半导体存储器电容孔的制备叠层结构 [P] . 中国专利： CN208637425U . 2019.03.22
2. 半导体存储器电容孔的制备方法 [P] . 中国专利： CN110634733A . 2019-12-31
3. METHOD FOR FORMING BURIED CONTACT HOLE FOR CAPACITOR LOWER ELECTRODE OF SEMICONDUCTOR MEMORY DEVICE [P] . 韩国专利： KR20010046663A . 2001-06-15

机译：半导体存储器的电容器下电极的埋入式接触孔的形成方法
4. Method of manufacturing semiconductor device for improving contact hole filling characteristics while reducing parasitic capacitance of inter-metal dielectric Method of manufacturing semiconductor device for improving contact hole filling characteristics while reducing parasitic capacitance of inter-metal dielectric Method of manufacturing semiconductor device for improving contact hole filling characteristics while reducing parasitic capacitance of inter-metal dielectric Method of manufacturing semiconductor device for improving contact hole filling characteristics while reducing p [P] . 美国专利： US2007037398A1 . 2007-02-15

机译：在减小金属间电介质的寄生电容的同时改善接触孔填充特性的半导体器件的制造方法在减小金属间电介质的寄生电容的同时改善接触孔填充特性的半导体器件的制造方法降低金属间介电层的寄生电容的同时降低特性，同时减小p的同时改善接触孔填充特性的半导体器件的制造方法
5. PHOTOCURABLE RESIN COMPOSITION, ADHESIVE, STACKED STRUCTURE, METHOD FOR FABRICATING THE STACKED STRUCTURE, AND DISPLAY DEVICE [P] . 美国专利： US2020040131A1 . 2020-02-06

机译：可光固化树脂组合物，粘合剂，叠层结构，制备叠层结构的方法和显示装置