首页> 中国专利> 验证EEPROM芯片I2C时钟信号边沿快慢对时序影响的夹具

验证EEPROM芯片I2C时钟信号边沿快慢对时序影响的夹具

页面导航

摘要
著录项
相似文献

摘要

本实用新型公开了一种验证EEPROM芯片I2C时钟信号边沿快慢对时序影响的夹具，包括PCB板，所述PCB板上设有EEPROM芯片管脚座子、电阻R1、电阻R2、电阻R3、可调电阻RX、电容C1、电容C2、电容C3、第一端子J1、第二端子J2和第三端子J3。通过改变可调电阻RX的阻值验证EEPROM芯片I2C时钟信号边沿快慢对时序影响的验证，以及EEPROM芯片I2C总线能否正常工作，且此夹具所用器件少，便于制作，全部器件成本也不超过30元，成本低廉，极具性价比。

著录项

公开/公告号CN215416637U

专利类型实用新型
公开/公告日2022-01-04

原文格式PDF
申请/专利权人太仓市同维电子有限公司;
展开▼

申请/专利号CN202122034530.6
发明设计人陈晨;杨成;
展开▼

申请日2021-08-26
分类号G06F11/22(20060101);
代理机构11340 北京天奇智新知识产权代理有限公司;
代理人刘黎明
地址 215400 江苏省苏州市太仓市娄东街道江南路89号
入库时间 2022-08-23 02:42:41

相似文献

专利
中文文献
外文文献

1. 验证EEPROM芯片I2C时钟信号边沿快慢对时序影响的夹具 [P] . 中国专利： CN215416637U . 2022-01-04
2. 低功耗同步时序数字电路芯片及该芯片时钟信号生成方法 [P] . 中国专利： CN104320125B . 2017.12.01
3. Controlling timing and edge transition of a delayed clock signal and data latching methods using such a delayed clock signal [P] . 美国专利： US10019170B2 . 2018-07-10

机译：控制延迟时钟信号的时序和边沿过渡以及使用这种延迟时钟信号的数据锁存方法
4. MEMORY DEVICES CONFIGURED TO LATCH DATA FOR OUTPUT IN RESPONSE TO AN EDGE OF A CLOCK SIGNAL GENERATED IN RESPONSE TO AN EDGE OF ANOTHER CLOCK SIGNAL [P] . 美国专利： US2019258400A1 . 2019-08-22

机译：响应于时钟信号的一个边沿而生成的内存设备，用于获取输出数据以响应另一个时钟信号的一个边沿
5. MEMORY DEVICES CONFIGURED TO LATCH DATA FOR OUTPUT IN RESPONSE TO AN EDGE OF A CLOCK SIGNAL GENERATED IN RESPONSE TO AN EDGE OF ANOTHER CLOCK SIGNAL [P] . 美国专利： US2018292990A1 . 2018-10-11

机译：响应于时钟信号的一个边沿而生成的内存设备，用于获取输出数据以响应另一个时钟信号的一个边沿