首页> 中国专利> 用于FPGA的高速高阶FIR滤波器的频域实现方法

用于FPGA的高速高阶FIR滤波器的频域实现方法

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明公开了用于FPGA的高速高阶FIR滤波器的频域实现方法，该方法对利用频域处理卷积运算时，由于补零耗时造成的数据无法实时处理这一问题进行了改进，将原来利用一个FFT IP处理序列的常规方案改为利用两个FFT IP对输入的数据进行运算。两个FFT分别输出分段卷积数据，且后一个卷积与前一个卷积刚好相差N个时钟。因为分段卷积长度为2N，前N个数据与前一个分段卷积相加，后N个数据与后一个分段卷积相加。这样重叠相加时不需要多余延时便可得到卷积的结果，从而达到信号实时处理。因此，本发明提供的频域实现方法不仅能降低FPGA资源消耗，还能够消除现有技术中的补零延迟现象，提高了处理速度，能实现实时处理。

著录项

公开/公告号CN104967428B

专利类型发明专利
公开/公告日2018-03-13

原文格式PDF
申请/专利权人南京信息工程大学;
展开▼

申请/专利号CN201510450365.9
发明设计人陈钟荣;郭晓伟;
展开▼

申请日2015-07-28
分类号
代理机构南京汇盛专利商标事务所(普通合伙);
代理人张立荣
地址 210044 江苏省南京市浦口区宁六路219号
入库时间 2022-08-23 10:08:22

法律信息

法律状态公告日

法律状态信息

法律状态
2018-03-13

授权

授权
2015-11-11

实质审查的生效 IPC(主分类):H03H17/02 申请日:20150728

实质审查的生效
2015-10-07

公开

公开

相似文献

专利
中文文献
外文文献

1. 用于FPGA的高速高阶FIR滤波器的频域实现方法 [P] . 中国专利： CN104967428B . 2018.03.13
2. 一种基于GPU的高阶数字FIR滤波器频域并行处理实现方法 [P] . 中国专利： CN102340296B . 2013.12.25
3. COMPUTER-READABLE RECORDING MEDIUM HAVING STORED THEREIN PROGRAM FOR DETERMINING FPGA IMPLEMENTATION, METHOD FOR DETERMINING FPGA IMPLEMENTATION, AND INFORMATION PROCESSING APPARATUS [P] . 美国专利： US2020219224A1 . 2020-07-09

机译：具有存储在其中的用于确定FPGA实现的程序的计算机可读记录介质，确定FPGA实现的方法以及信息处理设备
4. Branch metric unit duplication for high speed decoder FPGA implementation [P] . 美国专利： US2004120427A1 . 2004-06-24

机译：分支度量单位重复用于高速解码器FPGA实现
5. FPGA-based high-speed low-latency floating point accumulator and implementation method therefor [P] . 美国专利： US9164727B2 . 2015-10-20

机译：基于FPGA的高速低延迟浮点累加器及其实现方法