首页> 中国专利> 一种基于协方差矩阵的数据遗失快拍数及阵元检测方法

一种基于协方差矩阵的数据遗失快拍数及阵元检测方法

页面导航

摘要
著录项
相似文献

摘要

本发明提出了一种基于协方差矩阵的数据遗失快拍数及阵元检测方法，包括计算各个基站的协方差矩阵、估计各个基站的噪声系数、构造曲线方程、估计各个基站的数据遗失快拍数以及数据遗失阵元数、估计各个阵元的数据遗失快拍数和数据遗失阵元数以及比较两个估计结果确定最终估计结果。本发明克服了现有技术的缺点与不足，较好的检测出数据遗失时刻和数据遗失阵元。

著录项

公开/公告号CN108427095B

专利类型发明专利
公开/公告日2021-06-15

原文格式PDF
申请/专利权人哈尔滨工业大学;
展开▼

申请/专利号CN201810073143.3
发明设计人毛兴鹏;王亚梁;赵春雷;
展开▼

申请日2018-01-25
分类号G06F17/16(20060101);
代理机构23211 哈尔滨市阳光惠远知识产权代理有限公司;
代理人孙莉莉
地址 150001 黑龙江省哈尔滨市南岗区西大直街92号
入库时间 2022-08-23 11:58:27

相似文献

专利
中文文献
外文文献

1. 一种基于协方差矩阵的数据遗失快拍数及阵元检测方法 [P] . 中国专利： CN108427095B . 2021.06.15
2. 一种基于协方差矩阵的数据遗失快拍数及阵元检测方法 [P] . 中国专利： CN108427095A . 2018-08-21
3. Method for ternary data processing based on ternary and quaternary logic at four different levels of electrical potential levels, involves forming logical number in each case, where values adjoining inlets of module are encoded ternarily [P] . 德国专利： DE102007033011A1 . 2009-03-12

机译：在四个不同电势级别上基于三元和四元逻辑的三元数据处理方法，涉及在每种情况下形成逻辑数，其中与模块入口相邻的值被三级编码
4. Method to reduce data rates and power consumption using device based attitude quaternion generation [P] . 美国专利： US9880185B2 . 2018-01-30

机译：使用基于设备的姿态四元数生成降低数据速率和功耗的方法
5. METHOD TO REDUCE DATA RATES AND POWER CONSUMPTION USING DEVICE BASED ATTITUDE QUATERNION GENERATION [P] . 美国专利： US2014278217A1 . 2014-09-18

机译：基于设备的姿态四元数生成降低数据速率和功耗的方法