首页> 中国专利> 页表缓存的访问方法、页表缓存、处理器芯片和存储单元

页表缓存的访问方法、页表缓存、处理器芯片和存储单元

页面导航

摘要
著录项
相似文献

摘要

本发明公开了一种页表缓存的访问方法、页表缓存、处理器芯片和存储单元。该方法包括：接收处理器发送的第一请求；确定第一虚拟地址对应的第一大虚拟页号，以及第一虚拟地址对应的第一虚拟页面在第一大虚拟页面中的第一位置；确定表项集合中存在与第一大虚拟页号对应的第一表项；根据第一表项中的有效指示字段中与第一位置对应的比特的值，确定第一虚拟页面被第一表项映射；根据第一表项中的索引字段中与第一位置对应的元素的值，确定第一虚拟页面对应的第一物理页面在第一大物理帧号标识的第一大物理页面中的第二位置；根据第一大物理帧号和第二位置，确定第一物理帧号；向处理器发送第一物理帧号。本发明实施例能够提升页表缓存的有效容量。

著录项

公开/公告号CN107766259B

专利类型发明专利
公开/公告日2021-08-20

原文格式PDF
申请/专利权人华为技术有限公司;
展开▼

申请/专利号CN201610708009.7
发明设计人蔡卫光;郑礼炳;张惠敏;
展开▼

申请日2016-08-23
分类号G06F12/1009(20160101);G06F12/1027(20160101);G06F12/109(20160101);
代理机构11329 北京龙双利达知识产权代理有限公司;
代理人毛威;孙涛
地址 518129 广东省深圳市龙岗区坂田华为总部办公楼
入库时间 2022-08-23 12:20:54

相似文献

专利
中文文献
外文文献

1. 页表缓存的访问方法、页表缓存、处理器芯片和存储单元 [P] . 中国专利： CN107766259B . 2021.08.20
2. 一种页表缓存TLB中表项的访问方法，及处理芯片 [P] . 中国专利： CN108139981B . 2020.08.14
3. Multiprocessor system, has cache-coherent minimizing logic to generate direct memory access request for next level of cache memory and shared memory unit in response to memory access request by respective processor [P] . SE523283C2 . 2004-04-06

机译：多处理器系统具有高速缓存一致的最小化逻辑，以响应于相应处理器的存储器访问请求而生成用于下一级高速缓存存储器和共享存储单元的直接存储器访问请求
4. PREFETCHING OF NEXT PHYSICALLY SEQUENTIAL CACHE LINE AFTER CACHE LINE THAT INCLUDES LOADED PAGE TABLE ENTRY [P] . 美国专利： US2014013058A1 . 2014-01-09

机译：缓存线之后包括填充页表项的下一条物理顺序缓存线的预取
5. Prefetching of next physically sequential cache line after cache line that includes loaded page table entry [P] . 美国专利： US8433853B2 . 2013-04-30

机译：在包含已加载的页表项的缓存行之后预取下一个物理顺序的缓存行