首页> 外国专利> FIELD PROGRAMMABLE GATE ARRAY, FIELD PROGRAMMABLE GATE ARRAY DEVELOPMENT TOOL, AND FIELD PROGRAMMABLE GATE ARRAY DEVELOPMENT METHOD

FIELD PROGRAMMABLE GATE ARRAY, FIELD PROGRAMMABLE GATE ARRAY DEVELOPMENT TOOL, AND FIELD PROGRAMMABLE GATE ARRAY DEVELOPMENT METHOD

机译:现场可编程门阵列,现场可编程门阵列开发工具以及现场可编程门阵列开发方法

摘要

PROBLEM TO BE SOLVED: To provide a field programmable gate array which can be made compact, low price, and low leak power, when increasing the number of parallel operations for high speed.SOLUTION: A field programmable gate array 1 includes a plurality of sharing logic block groups 10. Each of the plurality of sharing logic block groups 10 has a configuration memory 20 for one logic block, and at least two logic blocks 30 sharing the configuration memory 20 for one logic block.
机译:要解决的问题:提供一种现场可编程门阵列,当增加高速并行操作次数时,该紧凑,低价,低泄漏功率的解决方案:现场可编程门阵列1包括多个共享逻辑块组10。多个共享逻辑块组10中的每一个具有用于一个逻辑块的配置存储器20,以及至少两个逻辑块30共享用于一个逻辑块的配置存储器20。

著录项

  • 公开/公告号JP2015231205A

    专利类型

  • 公开/公告日2015-12-21

    原文格式PDF

  • 申请/专利权人 NATIONAL UNIV CORP SHIZUOKA UNIV;

    申请/专利号JP20140117851

  • 发明设计人 WATANABE MINORU;

    申请日2014-06-06

  • 分类号H03K19/177;H01L21/82;

  • 国家 JP

  • 入库时间 2022-08-21 14:41:54

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号