机译:用于评估VIA连接的多层互连可靠性的可靠性评估模拟程序,用于提高VIA连接的多层互连的允许电流密度和VIA连接的多层互连的可靠性的评估程序
公开/公告号JP2014052832A
专利类型
公开/公告日2014-03-20
原文格式PDF
申请/专利权人 HIROSAKI UNIV;
申请/专利号JP20120196681
发明设计人 SASAGAWA KAZUHIKO;
申请日2012-09-06
分类号G06F17/50;H01L21/82;
国家 JP
入库时间 2022-08-21 16:18:58