可编程逻辑阵列

摘要： 合肥红外自由电子激光(IR-FEL)是一个工作在中红外和远红外波段的自由电子激光装置,为达到其设计指标,需要使用低电平系统(LLRF)对加速腔内加速场的幅度和相位进行监测和控制。但是速调管的输入输出非线性特性,使得近饱和区控制增益降低,导致了反馈效率的降低。设计了基于可编程逻辑阵列(FPGA)的预失真模型对速调管的幅度非线性特性进行修正,并且对2048节点直接查找表算法和32节点线性插值查找表算法进行了比较和在线实验。比较结果显示,在准确度满足要求情况下,直接查找表算法比线性插值查找表算法延迟减少25%,并且资源消耗量要少于线性插值查找表算法。采用基于直接查找表算法的预失真模块在东芝E3729型号速调管上进行了反馈效率的比较,添加预失真模块后反馈效率提高了43%。

摘要： FPGA功能的稳定与可靠对于其应用至关重要。根据FPGA内部结构特点将其分为可配置逻辑模块、输入输出单元、内部互连线路、块RAM、 DSP和时钟管理单元,以及其他特殊的功能模块,阐述了主要的FPGA测试方法并进行简要的比较。通过分析FPGA的典型故障,比如固定型故障、短路故障、开路故障、暂态故障和延迟故障等,归纳了各个模块对应的测试方法,以期能够帮助简化FPGA测试工作,提高FPGA测试效率。

摘要： 研究了可编程阵列信号在线调试工具的原理及特点,提出了信号及触发相关参数配置界面和波形数据展示界面的设计方案,通过具体实验对本设计方案进行验证.通过实验验证所述的工作原理和实现方案完全符合期望.

摘要： 为满足中国散裂中子源(CSNS)多功能反射谱仪(MR)主探测器高气压3He多丝正比室探测器(MWPC)的需求,研制了专用的读出电子学系统.该系统主要由核心前放板和触发扇出板构成,其中以前放板为核心,采用了6块前放板实现探测器142路模拟信号的数字化,并通过判选机制甄别中子信息,将有效中子事例打包发送给后端,触发扇出板提供同一时刻到达的T0信号和触发信号,以确保数据的对齐.读出电子学系统分别在实验室和束流条件下,进行了相关指标测试,测试结果表明性能优于设计要求.目前MWPC探测器已经成功安装到MR谱仪现场,并且已经开始稳定运行.

摘要： 由于量子计算机的飞速发展, 现代密码学面临着巨大的挑战.为了实现抗量子计算机攻击的加密, 人们提出了许多新的加密方案, 并对后量子密码学(Post-Quantum Cryptography, PQC)开展了标准化进程.Leighton-Micali 签名(Leighton-Micali sig-nature, LMS)是一种基于哈希的后量子签名方案, 其私钥和公钥尺寸都较小, 且安全性已被充分研究.LMS 被互联网工程小组(Internet Engineering Task Force, IETF)选为PQC签名协议的标准方案, 同时被美国国家标准技术局(National Institute of Standards and Technology, NIST)选为一种PQC过渡方案.然而, 密钥生成过程中的效率低下, 成为了LMS实际应用中的瓶颈.在本文中,我们首次对LMS进行基于FPGA的硬件实现与加速.首先, 在不损失安全性的基础上, 我们将LMS中的主要哈希函数由SHA2替换为SHA3函数.其次, 我们设计了一个软硬件协同系统, 将核心的哈希运算用硬件进行实现, 该系统在消耗较少资源的前提下, 可完成LMS协议的所有过程: 密钥生成、签名与验证.该系统为物联网(Internet of things, IoT)场景下资源受限的LMS应用提供了参考.接着, 我们提出了一个高速的密钥生成架构来加速LMS.该架构中具有可配置性, 支持LMS的所有参数集, 内部的哈希模块根据使用场景进行设计与部署, 且并行度经过精心设计, 以使得架构同时达到低延迟和高硬件利用率.此外, 设计中的控制逻辑被设计为在适应不同参数集的情况下保持一定程度的恒定功率, 以抵御功率分析攻击.该架构使用Verilog实现, 并在Xilinx Zynq UltraScale+ MPSoC ZCU104 FPGA平台上实验.实验结果表明, 与在Intel(R) Core(TM) i7-6850K 3.60GHz CPU上启用多线程的目前较优软件实现相比, 本文中的设计在不同参数配置下可实现55x ～ 2091x的加速; 与最新的各平台LMS工作相比, 本文中设计可实现超过17x的加速; 与相近方案的FPGA工作相比, 本文中设计可实现约70x的加速.

摘要： 我们提出并实验验证了基于半导体光放大器实现调制速率为40 Gbit/s的集成全光可编程逻辑阵列。利用半导体光放大器中交叉增益调制效应实现不同全光最小项,再利用半导体光放大器的开关特性实现对最小项的选择,从而实现基于最小项的不同组合逻辑功能。

摘要： The current corona measurement method cannot conduct direct measurement for the corona of operating transmis -sion line,the corona loss can be calculated by film sensor's measurement of the current running outside the wire and between the double membranes.The system consists of acquisition front-end based on FPGA,the transmission system based on 3G network and the computer.The measurement device has conducted experiment on 150 kV analog line set up in the laboratory,and the corona loss of transmission line under different voltage grade has been successfully measured.The research shows that the disturbance of using film sensor to measure the corona loss is negligible and the measurement of it is convenient,which is appropriate for the co-rona loss research and transmission line's technical line loss monitoring.%现有的电晕测量方法无法对运行中的输电线路电晕进行直接测量,通过薄膜传感器测量运行导线外双层膜间电流,可计算出电晕损耗量,系统由基于FPGA的采集前端、基于3G网络的传输系统和计算机组成,制作的测量装置在实验室搭建的150 kV模拟线路进行了实验,成功测得不同电压等级下输电线路的电晕损耗.研究表明,利用薄膜传感器测量电晕损耗干扰小、测量方便,适用于电晕损耗研究和输电线路技术线损监测.

摘要： 可编程逻辑阵列由于具备片内资源丰富、灵活、可重构等特点在数字信号处理、硬件加速及芯片原型验证中具有广泛的应用.块存储器作为可编程逻辑阵列中的重要片内资源,具备高速及大容量的特点.为了解决高速块存储资源功能验证时序约束要求高等不足,设计了采用跨时钟域的高速块存储器资源功能验证方法,并基于可编程逻辑阵列进行了功能仿真验证.实验结果表明,该方法能够满足640 MHz的高速块存储器资源验证需求,并且具备模块化的特点,能够方便地对大容量块存储器资源进行测试验证.

摘要： 采用Altera公司FPGA提供的PCIe PHY IP和Synopsys公司提供的PCIe Core IP提出了一种PCIe总线接口的DMA控制器的实现方法,并搭建了4通道的PCIe传输系统.利用Synopsys VIP验证环境对系统进行了仿真验证,利用Altera Stratix VEX系列FPGA搭建平台进行了实际传输验证,验证了数据读写的正确性,在进行DMA读写事务操作时总线带宽峰值分别达到了1547 MB/s和1607 MB/s,能满足大部分实际应用中对数据传输的速率要求.%A method to implement DMA controller of PCIe bus interface based on Altera FPGA PCIe PHY IP and Synopsys PCIe Core IP was proposed in this paper,and a 4-lane PCIe transmission system was builted. The correctness of reading and writing data was proved through the stimulation in Synopsys VIP environment and transfer verification in Altera Stratix V EX series FPGA platform. The bandwidth of DMA read and DMA write can achieve 1 547 MB/s and 1 607 MB/s respectively. The DMA controller can satisfy the demands of data transfer rates in most practical applications.

摘要： 软件缺陷分类是研究软件缺陷管理的基础.针对可编程逻辑阵列(Field Programmable Gate Array,FPGA)软件缺少缺陷分类的问题,研究了传统软件缺陷分类优缺点、信息技术安全标准(CC标准)和专用集成电路(Application Specific Intergrade Circuit,ASIC)规则集,结合航天型号的FPGA软件工程实践,提出了FPGA软件缺陷分类,其中包括功能安全缺陷和保密安全缺陷类别.该缺陷分类有利于指导FPGA研制和测试单位过程改进,进而提高FPGA软件的质量与可靠性.

摘要： 现代的FPGA(可编程逻辑阵列)设计采用了先进的集成电路技术,具有高速和低功耗的优点,并且具有重配置功能.然而,集成水平提高的同时也带来了风险,特别是FPGA的配置存储器更易出现单粒子效应造成的多位翻转错误(MCUs),MCUs通过单一的辐射粒子造成附近多个存储位的同时翻转.特别指出,在航天硬件中,SRAM型FPGA的应用越来越广泛,因为它的配置存储器是基于可变的程序单元设计的,尺寸更小,但这同时造成了它对于质子和重离子效应更加敏感,更容易发生单粒子翻转(SEU)错误.SEU中的MCUs现象极大地限制了三模冗余技术(TMR)在空间电子系统中的应用.文章提出一种新的提高TMR电路可靠性的布局和布线算法,用于对抗MCUs.算法考虑到FPGA配置存储单元的设计信息,同时也考虑到用于记录逻辑资源位置和连接资源位置的逻辑簇信息.通过实验对MCUs进行静态分析,将提出的算法用于标准电路的加固测试证明了算法的可靠性和有效性.

摘要： 设计了一种基于可编程逻辑阵列(FPGA)为核心的水声数据通用接口及处理的电路板.该电路板由两片高性能的FPGA芯片作为主控单元,实现接口控制、数据处理等工作;电路板集成9路千兆光纤网络接口用于水声数据收发、大容量DDR存储芯片用于数据存储、PCI总线用于与上位机进行通信实现人机交互和高速LINK接口用于实现处理完成数据的高速输出功能.该水声数据通用接口处理电路板为中高频、大规模阵列声纳系统数据传输、预处理提供一种可靠的解决方案.

摘要： 随着当代通信和网络的进一步发展,话音、数据和图像等多媒体通信成为当前研究的热点,数据传输量以指数形式增加,这对通信传输系统的处理能力和吞吐能力提出了更高的要求,使同步数字体系(SDH)网络趋于复杂,容量也越来越大.本文综述了SDH是一种将复接、线路传输及交换功能融为一体,可实现网络保护管理、实时业务监控等多项功能,能大大提高网络资源利用率、实现灵活可靠和高效的网络运行与维护,成为当今世界信息领域在传输技术方面的发展和应用的热点.SDH数字交叉连接设备(DXC)作为SDH传输系统的重要组成部分,是一种兼有复用、配线、保护/恢复、监控和网管的多功能传输设备,对整个光纤系统的传输能力有着直接的影响,已经成为评价SDH系统传输能力的一个重要指标.本设计根据实际传输系统需要而设计，结构简单，功能专一，使用现场可编程逻辑阵列(FPGA)即可实现。该SDH数字交叉连接设备矩阵可以实现4条STM-1输入信号中126个TU-12支路之间任意的完全无阻塞交叉连接，并使SDH传输网络具有灵活的组网方式及有效的自动化管理和维护功能。

摘要： 本文采用一个可编程逻辑阵列式(PLA)的多线程控制结构实现了并发处理多部新一代天气雷达站点基数据,串行生成多种雷达产品的策略；通过设置关键产品处理权传递和计数器的方式解决了某些产品并发处理时消耗较多计算机资源、易引发系统崩溃的问题；在此基础上构建了一个易于扩展雷达站点与雷达产品算法的新一代天气雷达综合处理平台。该平台集成了多种成熟可靠的天气雷达产品,可方便进行后续算法的扩展和新雷达站点的扩充,不仅可以作为区域性的天气雷达综合算法处理平台,也可为其他气象业务平台提供所需的雷达产品,推广前景良好。

摘要： XC3S500E是XILNX公司生产的高性能、低功耗的可编程逻辑阵列。文中介绍了基于XC3S500E的最小系统的硬件设计,采用模块化的设计方法,并给出最小系统中的电源电路、晶振电路、复位电路、存储器模块、JTAG等各主要模块的外围应用电路及其选型,最后给出了简单的硬件调试方法和结果。

摘要： 研究汽车局域网CAN总线在汽车中的具体应用，实现采用Motorola公司16 位单片机MC9S12DP256B为核心的CAN节点设计。根据汽车内部CAN网络速率的不同，给出不同速率网络之间实现通信的网关软硬件设计。应用CPLG可编程逻辑阵列组成的车载液晶显示时序驱动电路，使该系统具有结构简单、可靠性高等特点，具有广泛的应用前景。

摘要： 本文介绍了采集红外热像仪的数字口图像,经滤波后统计十四位数字图像直方图,通过图像处理方法将十四位数字图像拉伸成十位数字图像,经D/A变换后输出模拟图像的方法.以TI公司生产的数字信号处理器TMS320C6203B为核心,用可编程逻辑阵列CPLD进行逻辑控制,实现了对数字口图像的实时采集、拉伸等处理.

摘要： 本文首先分析了传统的基于单片机的多功能计费器的不足之处,进而提出基于现场可编程逻辑阵列(FPGA)的多功能计费器的软硬件设计方案.该方案已应用于出租车计费器系统.实践表明,这种方案不仅能解决传统计费器集成度不高,功能升级不方便,易受干扰的问题;而且能大大增强系统的可靠性.

摘要： 目前网络中大量服务由中间盒提供。由于中间盒会带来鲁棒性、安全性等问题,最新的研究提出可采用服务外包的形式解决中间盒带来的问题。利用FPGA平台在可重构和处理报文等方面的优势和特点,本文提出用基于FPGA的平台增加网络的功能,即把提供可编程的硬件资源作为提供网络服务的设施。基于这种平台,用户可以用FPGA硬件实现定制的网络功能。FSArch就是针对支持FPGA作为网络服务的思想提出的体系架构。该架构将可编程硬件功能进行封装,以服务的形式提供给网络管理者使用。论文详细描述了该体系结构,并给出了FaaS的实现场景以及基于FaaS的应用开发。最后对FaaS中涉及到的问题做了进一步的讨论。

摘要： 存储器可以利用一种被定义为基本的非晶相的硫属材料的稳态硫属玻璃来实现，当该材料暴露在200°C下30分钟或者更短的时间时不会改变为基本的晶相。可以通过改变材料的阈值电压来编程不同的状态。可以通过不同振幅和/或不同脉冲下降时间的脉冲来改变阈值电压。使用在两个不同状态的阈值电压之间的参考电平，可以进行读取操作。一般不再需要单独的存取装置。

摘要： PLA包括：输入平面(10)，其具有多条数据线(103)、和电压电平根据对该多条数据线的信号输入来变化的多条积项线(104)；以及输出平面(20)，其具有电压电平根据输入平面上的多条积项线的电压电平变化来进行变化的多条积项线(204)、和输出与该多条积项线的电压电平对应的信号的多条数据线(203)。此处，在输入平面和输出平面的至少一方上的多条数据线的至少一条的两端上具备数据端子(101)。

摘要： 存储器可以利用一种被定义为基本的非晶相的硫属材料的稳态硫属玻璃来实现，当该材料暴露在200°C下30分钟或者更短的时间时不会改变为基本的晶相。可以通过改变材料的阈值电压来编程不同的状态。可以通过不同振幅和/或不同脉冲下降时间的脉冲来改变阈值电压。使用在两个不同状态的阈值电压之间的参考电平，可以进行读取操作。一般不再需要单独的存取装置。

摘要： 本实用新型涉及逻辑电路检测装置。本实用新型针对现有技术的逻辑分析仪功能复杂、成本高、使用设置复杂以及人工检测效率低的缺点，公开了一种低成本CPLD逻辑分析装置。本实用新型的技术方案是，一种低成本CPLD逻辑分析装置，包括通信接口、微处理器单元、输入输出接口及电源单元，所述微处理器单元通过所述通信接口与计算机连接，所述微处理器单元通过所述输入输出接口与被测CPLD连接，所述电源单元与微处理器单元及被测CPLD连接，为逻辑分析装置和被测CPLD供电。本实用新型由于设计目的明确，其设计结构简单，设计难道大大减小，成本低廉，相对于人工测试，其效率大大提高。本实用新型可用于通信领域各种CPLD逻辑检测。

摘要： 本实用新型涉及一种可编程逻辑门阵列的I2C接口配置电路，包括用于将I2C主机发送的串行信号转换为并行信号和将并行信号转换为I2C总线串行信号传输给I2C主机的从机单元、用于将I2C从机单元转化的并行信号转换为配置数据流的I2C配置单元和将回读数据流转换为并行数据并输出到所述从机单元的I2C回读单元；所述I2C配置单元和所述I2C回读单元分别连接在所述从机单元与所述FPGA配置接口电路之间；所述并行信号为8位并行信号。本实用新型还涉及一种可编程逻辑门阵列。实施本实用新型的可编程逻辑门阵列的I2C配置电路及其可编程逻辑门阵列，具有以下有益效果：不需要专用的配置接口、成本低、较易集成。

摘要： 本发明公开了一种基于复杂可编程逻辑阵列的汽轮机危急保护逻辑组态方法，包括以下步骤：1)将被监控的汽轮机参数数字量信号经过开关量输入通道处理后直接进入复杂可编程逻辑阵列，所述复杂可编程逻辑阵列包括复杂可编程逻辑器件和现场可编程门阵列；2)利用复杂可编程逻辑阵列自带的逻辑及用户自定制的逻辑进行组态；3)当需进行复杂可编程逻辑阵列的内部组态重新定制时，使用编程软件在现有组态逻辑的基础上进行修改或全新定制，之后使用逻辑下载线下载修改后或全新定制的逻辑。本发明利用复杂可编程逻辑阵列强大的逻辑处理功能，使得本ETS系统内部逻辑可根据实际工程需求进行灵活定制，从而确保该装置宽的适用性及可组态功能。

摘要： 本发明设计一种可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构。相比常规二维反熔丝FPGA的可编程逻辑阵列，该结构具有容量大、性能高等优势。本发明首先利用两种可编程逻辑模块完成了从可编程逻辑行到可编程逻辑层，再到可编程逻辑阵列的搭建，构造了一种三维的可编程逻辑模块排列结构。为该结构设计多种布线通道，并对布线通道设置不同的布线方式，同时对相邻及相距较远的的可编程逻辑模块间使用的不同的互联策略，从而完成了可编程逻辑阵列的互联。最终得到的三维拓扑结构具有空间三维性、布线资源丰富、布线方式灵活、可编程逻辑模块间互联方便、整体结构在各方向可扩展的特点，应用本发明，可设计出大容量、高性能的反熔丝FPGA。

摘要： 本申请适用于信号处理技术领域，提供了一种光学可编程逻辑阵列器件，包括：输入模块以及最小项产生模块，输入模块的第一输出端与最小项产生模块的第一端连接，输入模块的第二输出端与最小项产生模块的第二端连接，最小项产生模块包括一个非线性器件。本申请可以一定程度上解决目前的光学可编程逻辑阵列器件的结构非常复杂的问题。

摘要： 本发明公开了一种基于复杂可编程逻辑阵列的汽轮机危急保护逻辑组态方法，包括以下步骤：1)将被监控的汽轮机参数数字量信号经过开关量输入通道处理后直接进入复杂可编程逻辑阵列，所述复杂可编程逻辑阵列包括复杂可编程逻辑器件和现场可编程门阵列；2)利用复杂可编程逻辑阵列自带的逻辑及用户自定制的逻辑进行组态；3)当需进行复杂可编程逻辑阵列的内部组态重新定制时，使用编程软件在现有组态逻辑的基础上进行修改或全新定制，之后使用逻辑下载线下载修改后或全新定制的逻辑。本发明利用复杂可编程逻辑阵列强大的逻辑处理功能，使得本ETS系统内部逻辑可根据实际工程需求进行灵活定制，从而确保该装置宽的适用性及可组态功能。

摘要： 一种基于可编程逻辑阵列增量编码器脉冲检测电路属于编码器检测技术领域，包括光耦接收电路、可编程逻辑阵列、微处理器和LCD显示系统。本发明中由于A、B脉冲信号的脉冲计数及零位信号Z锁存和清零功能电路都是由可编程逻辑阵列硬件电路完成，通过高速的硬件电路取代MCU程序低速检测算法真正实现了高速脉冲计数的检测，可广泛应用于高脉冲，高精度，高转速的增量编码器的脉冲检测领域，为研制更高细分倍率的增量编码器提供标准测量及验证。