多核处理器

摘要： 多核操作系统是多核处理器广泛应用过程中的关键软件,而多核操作系统的引导程序又是多核操作系统正常运行的前提条件。针对T1020多核处理器,研究了多核操作系统的启动原理。介绍了T1020多核处理器的硬件资源。对多核操作系统的启动原理进行了研究,并详细介绍了主核和从核的启动流程。此外,在T1020处理器上实现了多核操作系统的引导程序并成功启动多核操作系统。在此基础上提出了两种测试多核操作系统成功启动的方法并给出了测试结果。

摘要： 针对飞控计算机总线应用,本文提出一种新型的总线体系架构,其采用专用内核进行外设信号的数据实时解析、管理与存储,并为其设计独立的程序运行空间和数据池空间;然后采用其他内核作为高速数据处理单元,并通过核间IPC技术访问数据池;其次通过设计系统构架,使专用内核和数据处理内核完全处于并行执行状态。最后,通过在国产FPGA中设计双核处理器,模拟该总线体系架构,结果表明,该架构能够有效协调的低速外设与高速数据处理之间的矛盾,提高机载系统的数据采集与处理能力。

摘要： 针对车载、机载等嵌入式计算系统对小体积、低功耗、高计算能力等方面的要求,基于多核处理器设计了一款非对称嵌入式数据处理模块,该模块对外通过光纤互联网络和其余设备高速连通交互,具有良好的互连通性和互操作性。采用非对称嵌入式系统架构,模块内各处理器内核可根据不同的任务等级或安全等级,部署不同的的任务,为整体提供公共计算能力同时时兼顾容错特性,有助于上层管理系统动态规划分配任务,提升系统性能。模块可适配嵌入式实时操作系统,具备良好的计算能力和实时性。

摘要： 多核片上数据传输是指在片上系统中,通过共享存储器、片上网络等方式进行通讯,实现多个处理器协同处理任务的技术。为了达到多核片上传输技术在进行多个处理器核和多个外部设备之间数据传输时,同时兼顾数据包发送和接收、有效监控数据交换和灵活派发数据包的目标,本文提出了一种基于大规模数据的拆解/封包传输的多核数据仲裁机制,新机制采用优先级多级调整策略,实现数据包有序进出队列管理器,从而减少内部通信方面的负担,提升系统整体性能,同时完成了新机制的HDL建模和仿真,实验结果表明,所提出的设计能够保证多组数据的优先级次序,提高传输时的数据利用率,平衡响应速度,在多数据场景下,实现公平有效地传输。

摘要： 忆芯科技宣布其搭载安谋科技Arm CortexA55多核处理器和“星辰”STARMC1处理器的新一代高性能企业级PCIe4.0 SSD主控芯片STAR2000已成功流片。STAR2000是国内首批将CortexA55用作CPU的高性能企业级SSD主控芯片。忆芯科技之所以选择CortexA55,是因为在企业级SSD主控关注的功能特性方面,CortexA55可以为STAR2000提供灵活高效的多核一致性管理机制、出色的指令执行效率、极低的Cache访问延迟以及强大的输入输出能力和运算能力,帮助主控芯片实现更高效的功能与计算调度,以支撑企业级SSD复杂的固件工程。

摘要： 传统的多处理器实时任务调度算法分为划分调度算法和全局调度算法。近年来,半划分调度算法逐渐受到广泛关注,该算法综合全局调度和划分调度的行为特性,可以改善全局调度算法系统开销大和划分调度算法处理器利用率低的问题。Linux内核中已经实现了基于GEDF(Global Earliest Deadline First)算法的deadline调度器,但是对于多处理器处理器GEDF调度算法会产生Dhall效应。文章对Linux内核中实时调度算法做了改进;在EDF(Earliest Deadline First)算法的基础上,加入半划分调度的思想,在实时任务处理器利用率差别较大时也能成功调度,提高Linux实时任务可调度性的同时降低了上下文切换频率,从而降低了上下文切换带来的系统开销。

摘要： 针对因特网密钥交换协议(internet key exchange,IKE)在抗攻击方面的不足,提出了一个在多核处理器上抗拒绝访问攻击(denial of service,DOS)的解决方案。首先介绍了IKE协议及其实现细节,重点对IKE协商第一阶段进行了分析,并简要阐述了IKE协议面临的各种攻击威胁,然后结合LINUX系统对IKE协议在单核处理器和多核处理器上的具体实现进行了分析,最后应用多核编程、多线程编程和共享内存技术,结合多处理器的应用特点,通过对多个处理器核心的高效调度实现了对IKE协商DOS攻击的有效防御。

摘要： 随着航空电子系统承载的应用日趋复杂,飞机对机载设备的计算力和功耗比要求不断提升,这也推动了嵌入式多核处理器的加速应用和普及。多核处理器在航空电子设备中的深入应用,随之而来的是运行的软件复杂度急剧上升。随着商用领域嵌入式虚拟化的出现,如何将该技术更有效的应用到航空电子领域,成为必须要研究的课题。本文结合航空电子本身的特点,概述航空电子多核处理器平台上嵌入式虚拟化的特征及应用思路,为航空电子领域虚拟化的技术研究提供参考。

摘要： 随着高性能处理器集成度、面积以及工作频率的不断增加,时钟动态功耗呈指数级增加,时钟分布不均导致跨时钟域的同步开销显著增大,这些问题逐渐成为制约处理器能效提升的瓶颈.通常处理器核的功耗占多核处理器整体功耗超过70%,而时钟功耗是处理器核功耗的主要组成部分.数字方式的系统动态调频DFS(Dynamic Frequency Scaling)降频的方法需要触发时钟中断例外重新配置时钟生成模块锁相环的相关寄存器,由此带来系统超过毫秒级等待时间开销;而模拟方式连续自适应调节AFS(Adaptive Frequency Scaling)频率变化过程中存在频率过冲响应会增加物理时序设计压力.与此同时功耗的调节降低要以高性能为前提.片上时钟分布长延时随PVT(Process Voltage Temperature)变化产生的不确定时钟相位偏差,为此物理设计增加时序冗余补偿会直接影响到处理器性能.本文提出了新的基于解耦去偏斜锁相环De-skew PLL(De-skew Phase Locked Loop)的同步间歇时钟系统,采用12 nm CMOS工艺实现了去偏斜锁相环的设计,并对整个系统进行了时序性能和时钟功耗的评估.该系统一方面可以利用去偏斜锁相环的远端时钟反馈技术实现不同时钟域之间的实时相位对齐,同时也可以抵抗反馈环内时钟分布延时随PVT的变化;另一方面可以利用新增加的解耦模块,无频率过冲地响应处理器核内产生的时钟间歇控制(时钟脉冲间断性停拍)信号降频,从而实现亚纳秒级时钟动态功耗控制.以12 nm工艺同步级联结构为例,每层时钟分布校准后同步偏差小于10 ps.使用16核LS3C5000处理器RTL在仿真加速平台上运行SPEC CPU 2000测试集来评估本方案对处理器核时钟功耗的影响,并进一步通过PTPX后仿真验证,结果表明,定点及浮点程序平均功耗节约分别大于4.5%和20.3%.

摘要： 电火花线切割(WEDM)电脑数控(CNC)系统具有多任务并发、周期执行的特点,且有较强的实时性要求。针对线切割工艺需求以及CNC系统硬件结构,对线切割CNC系统进行任务分析,对多核任务分配问题建立抽象模型描述;根据任务执行频率等自身属性,结合模糊综合评价法量化任务执行开销与通信开销;引入处理器负载约束,改良模拟退火法实现任务分配寻优,弥补了常规任务分配算法不考虑任务周期性的缺点。实验结果表明:多核任务分配模型经改良模拟退火寻优后,可快速收敛到最优分配方案,同时兼顾线切割CNC系统多任务并发和周期执行的要求,能够充分发挥处理器的多核运算能力。

摘要： 多核处理器全局最早截止期优先(G-EDF,Global Earliest Deadline First)调度策略允许任务的抢占和任务在处理器之间迁移,频繁的抢占和核间迁移会导致较高的处理器开销,造成系统资源的浪费.针对这类问题,本文提出限制性可抢占全局最早截止期优先(LP-EDF,Limited Preemption global EDF)调度策略,该策略结合了完全可抢占和完全不可抢占的优点.LP-EDF算法提出的目的是减少G-EDF的额外系统开销,避免系统资源的浪费,而不降低G-EDF的调度性.最后通过模拟实验,LP-EDF算法在平均抢占次数上比G-EDF至少可减少40％.

摘要： 目前,提高系统能量有效性已成为当前高性能计算领域的研究热点之一.高性能计算机系统中计算结点通常为多核处理器结构,如何提高多核处理器系统(包括处理器和内存)的能量有效性是非常值得研究的问题.本文通过同时考虑多核处理器系统中处理器和内存的"广义频率调节",获得多核处理器系统能量有效性的提高."广义频率调节"是指动态电压频率调节(DVFS)和超频(VF-overclocking)两者的结合.能量有效性是以能量值与执行时间的乘积为指标的,该值越小表示能量有效性越高.针对共享内存的多线程程序,提出了自适应的处理器与内存广义频率调节算法(Adaptive Processor-Memory Frequency Scaling Algorithm,APMS),获得系统能量有效性的提升.对Splash2基准测试集和Parsec中的10个基准测试程序进行了测试.实验结果表明,相比于传统的DVFS方法,APMS算法将获得更好的能量有效性,提高最大值达到19.5％,提高平均值达到6.9％.如果与仅超频技术相比,APMS算法的能量有效性平均提高45.4％.

摘要： 微处理器热监控中不精确的热点温度估计会导致错误的预警和不必要的响应.为了更好的监控微处理器的运行温度,提出了一种基于动态Voronoi图的多核处理器非均匀采样热重构改进方法.实验结果表明:该方法比现有的频谱技术在热重构平均温度误差和热点温度误差精度方面有了一定提高,能够有效运用在动态热管理技术中实现精确的全局和局部温度监控.

摘要： 多核技术已经成为当今处理器技术发展的一个重要方向.本文首先从处理器由单核向多核发展及多核处理器由同构向异构发展的两个角度,对处理器的发展趋势进行了详细的分析:阐述了导致处理器从单核向多核发展的两个关键问题;通过对同构多核处理器与异构多核处理器的结构特征、性能特点和典型代表的具体分析,总结了未来处理器将朝着异构多核的方向发展的趋势.其次,对多核处理器核间通信、任务调度、Cache一致性、核间同步与互斥、核间中断处理机制这五大关键技术分别进行分析.最后在上述基础上提出了当前多核处理器技术所面临的三大问题.

摘要： ARM Cortex-A72是一款64位ARMv8处理器架构,该架构不仅广泛应用于移动设备,近年来国内多家厂商均推出了基于A72的服务器级处理器.本文面向服务器级ARM多核商用处理器,针对通过基准测试和实际应用进行了性能评估,并与英特尔至强处理器进行性能对比.在基准测试层面,主要测评了内存及缓存的访问带宽和延迟.在应用方面,本文选取了4个科学计算领域的典型应用,对其计算性能进行了评估,并在应用移植过程中提出了与线程绑定相关的优化建议.实验结果显示4个科学计算应用在ARM A72多核平台上具有出色的可移植性,访存密集型的应用与英特尔Haswell架构的至强处理器表现相当.

摘要： 提出了一种基于TMS320C6678多核处理器的ISAR成像系统,系统中ISAR算法主要进行了运动补偿和基于多普勒中心估计的最优段选取;研究了多核处理器TMS320C6678的架构和存储、传输性能,通过网口传输待处理数据到成像系统;设计并实现了系统的多核通信和处理结构.最后通过实验证明了该系统的可行性和有效性.

摘要： 具有ASIC特性的FPGA,作为异构多核处理器系统的构成部分,使其可以成为定制的广义处理器系统,满足大带宽和高数据率的智能系统的应用.

摘要： 多核与多处理技术的发展为系统调试带来新的挑战.本文针对同构和异构多核处理器结构,研究处理器体系结构的抽象技术、处理器运行状态的混合显示技术、边界扫描连接的菊花链方式等,能够在一个调试环境中对包含有两个以上同构多核处理器的SoC或包含有两个异构多核处理器的SoC同时进行调试,实现多核处理器的并行调试.

摘要： TMS320C6678是德州仪器(TI)公司推出的基于KeyStone架构的多核处理器,拥有强大的数字处理能力,对浮点运算和向量、矩阵运算进行了优化,在医疗影像、国防和高性能计算等领域得到了越来越广泛的应用.主要研究总结了C6678软件设计中的一些关键技术,包括多核拓扑结构设计、Cache机制研究、软件优化,对以后TI高性能多核处理器的软件设计可以提供有效的参考帮助.

摘要： 连接聚集查询是大规模数据分析的核心操作算子之一,多核处理器为大规模数据的连接聚集查询操作提供了优化空间但同时也存在很大挑战.本文主要针对多核处理器集群环境,研究MapReduce框架下大规模数据连接聚集查询的优化算法.首先,基于传统MapReduce框架设计并实现了Map端的单线程连接聚集查询算法,基于实验分析指出MapReduce和多核处理器融合提升性能的必要性;其次,针对处理器的多核架构,设计并实现了Map端的多线程连接聚集查询算法,找出了MapReduce和多核处理器融合的性能瓶颈;进而,提出了Map端对输入分片无竞争读取的多线程连接聚集查询算法,该算法让MapReduce充分利用了多核处理器的性能优势.实验结果表明,提出的算法在大规模数据的连接聚集查询处理上充分发挥了硬件优势,具有较好的时间性能和可扩展性.

摘要： 本发明的某些实施例旨在提供用于多核微处理器和某些多处理器系统内的核间和处理器间通信及核间和处理器间信令的高效且容易应用的机制。在本发明的一个实施例中，增强了多核微处理器的核和/或多处理器系统的处理器内的或与之相关联的本地高级可编程中断控制器，以便该本地高级可编程中断控制器可以被配置为当写操作针对共享存储器的特定区域时自动地生成核间和处理器间中断。

摘要： 本发明提供一种基于多核处理器的报文处理方法及多核处理器，该方法包括：所述多核处理器在创建流水线的过程中，为每条流水线分配一个缓存子池，所述缓存子池用于存放报文指针，该指针指向报文缓冲区；将接收到的所述报文散列到不同的流水线对应的缓存子池，并在相应的流水线上对报文进行处理。本发明通过为每各流水线一个缓存子池，当流水线需要获取资源时，从其对应的缓存子池中直接获取即可，从而避免了现有技术中的流水线间的锁冲突现象，实现了无锁转发报文，在一定程度上提高了多核处理器的并行处理能力。

摘要： 本发明涉及一种多核处理器的业务流处理方法及多核处理器。其中，方法包括：分流核将第一业务流分配给第一工作核；第一工作核根据响应等待周期向分流核回复响应信号；分流核在每个响应等待周期内判断是否收到来自于第一工作核的响应信号，当未收到该响应信号时，将第一业务流分配给第二工作核。多核处理器包括分流核及多个工作核，所述分流核包括，业务流分配单元和响应信号判断单元。所述工作核包括，业务流处理单元和响应信号回复单元。由于通过分流核对工作核的工作状态进行了监控，当某个工作核发生异常时，将业务流分配给其他正常运行的工作核，因此不会中断对业务流的处理，从而提高了多核处理器的可靠性。

摘要： 一种指令处理方法包括：第一处理核获取第一线程的目标指令地址之后，查询第一处理核的第一分支跳转历史记录和第二处理核的第二分支跳转历史记录；从第一分支跳转历史记录和第二分支跳转历史记录中选取包括目标指令地址的分支跳转信息；根据选取的分支跳转信息进行分支预测；根据分支预测得到的第一跳转地址获取第一跳转地址对应的指令。依此实施，每个处理核能够查询多个分支跳转历史记录，能够提高获取分支跳转信息的成功率，进而增加分支预测准确率，提高指令处理效率。本申请还提供一种能够实现上述指令处理方法的多核处理器。

摘要： 一种多核处理器、处理方法及相关设备，其中的多核处理器(100)，包括主处理核(101)、以及耦合于主处理核(101)的从处理核(102)；主处理核(101)具有第一指令空间,从处理核(102)具有第二指令空间；其中，该主处理核(101)用于：执行目标程序中的第一代码片段，目标程序还包括第二代码片段；第一代码片段为与第一指令空间兼容的代码片段，第二代码片段为与第二指令空间兼容的代码片段；通过从处理核(102)的配置接口向从处理核(102)发送第二代码片段的地址；包括配置接口的从处理核(102)，用于：通过配置接口接收第二代码片段的地址；根据第二代码片段的地址加载第二代码片段并执行第二代码片段。采用上述处理方法，可以提升多核处理器的灵活性和处理效率。

摘要： 本发明提供了一种多核处理器及多核处理器信号处理方法，该多核处理器包括集成在同一晶片上的线程分配内核以及多个线程执行内核，且所述线程分配内核分别与多个所述线程执行内核相连；所述线程分配内核，用于将所述多核处理器执行的线程分配给处于正常状态的线程执行内核；所述线程执行内核，用于执行由所述线程分配内核分配的线程。本发明通过线程分配内核向处于正常状态的线程执行内核分配线程，并且在分配线程过程中避开异常或损坏的线程执行内核，保证多核处理器在有异常内核的情况下还能够正常运行。

摘要： 本发明提供一种基于多核处理器的报文处理方法及多核处理器，该方法包括：所述多核处理器在创建流水线的过程中，为每条流水线分配一个缓存子池，所述缓存子池用于存放报文指针，该指针指向报文缓冲区；将接收到的所述报文散列到不同的流水线对应的缓存子池，并在相应的流水线上对报文进行处理。本发明通过为每各流水线一个缓存子池，当流水线需要获取资源时，从其对应的缓存子池中直接获取即可，从而避免了现有技术中的流水线间的锁冲突现象，实现了无锁转发报文，在一定程度上提高了多核处理器的并行处理能力。

摘要： 本发明公开了一种多核处理器故障处理方法，包括：各个内核检测自身的运行状态，或者，确定一个内核作为主内核，所述主内核检测其它内核的运行状态；当一个内核被检测到出现异常后，同步挂起所有内核。本发明实施例还提供相应的多核处理器。本发明技术方案可以实现在异常发生时将多个内核同步挂起。

摘要： 本发明实施例公开了一种多核处理器故障处理方法，包括：判断对数据进行处理的主用核是否发生故障；若是，则将备用核切换为主用状态。本发明实施例还提供相应的多核处理器及通信设备。本发明实施例将故障核的数据处理转移到备用核，从而使出现故障的多核处理器恢复正常工作，恢复时间在毫秒级或以下，相对于现有技术，能够满足实时性要求较高的场合。

摘要： 本发明涉及一种多核处理器的业务流处理方法及多核处理器。其中，方法包括：分流核将第一业务流分配给第一工作核；第一工作核根据响应等待周期向分流核回复响应信号；分流核在每个响应等待周期内判断是否收到来自于第一工作核的响应信号，当未收到该响应信号时，将第一业务流分配给第二工作核。多核处理器包括分流核及多个工作核，所述分流核包括，业务流分配单元和响应信号判断单元。所述工作核包括，业务流处理单元和响应信号回复单元。由于通过分流核对工作核的工作状态进行了监控，当某个工作核发生异常时，将业务流分配给其他正常运行的工作核，因此不会中断对业务流的处理，从而提高了多核处理器的可靠性。