嵌入式CPU

摘要： 首先分析DSP6x架构嵌入式CPU的模拟需求,然后研究了DSP6x架构的嵌入式CPU模拟器的架构设计、组成与功能、运行流程与接口设计等,最后设计实现了基于DSP6x架构嵌入式CPU模拟技术构建的嵌入式软件测试平台.

摘要： 近日,国科微与龙芯中科战略合作签约暨国内首款全国产固态硬盘控制芯片发布仪式在北京举行。作为首个战略合作成果,国科微发布了全新的GK2302系列芯片,搭载龙芯嵌入式CPUIP核,成为国内首款真正实现全国产化的固态硬盘控制芯片。

摘要： 阿里巴巴集团4月20日宣布,全资收购中国内地唯一的自主嵌入式CPU IP Core公司——中天微系统有限公司.据悉,阿里巴巴达摩院已组建了芯片技术团队,进行AI芯片的自主研发.

摘要： 4月20日，阿里巴巴集团宣布，全资收购中国大陆唯一的自主嵌入式CPU IP Core公司——中天微系统有限公司。虽然在此前，阿里巴巴达摩院已经组建了芯片技术团队，进行AI芯片的自主研发。

摘要： 技术开发单位 中国电子科技集团公司第三十二研究所 技术简介 高性能低功耗嵌入式CPU（中央处理器）是嵌入式系统、工控系统、通信设备等的核心部件。其设计需要突破自主指令架构及编译工具链的设计技术，高性能、多发射超标量嵌入式CPU核心的设计技术，多层次低功耗设计技术，验证平台及验证用例库设计技术，以及软件开发环境及调试系统的设计技术等关键技术。

摘要： 嵌入式系统自上世纪七十年代问世以来，先后经历了单芯片可编程控制器、嵌入式CPU结合简单操作系统、专用嵌入式操作系统三个标志性发展阶段，目前，比较流行的是嵌入式Arm平台。嵌入式Arm系统具有高效性、稳定性、可靠性、节能性等特点，其应用目前主要集中在消费类电子、通信、医疗、安全等行业。随着嵌入式Arm系统进一步的系统化、人性化、网络化，嵌入式产品必将渗入到人们生活的更多方面中，在科技进步以及人民生活中发挥更加重要的作用。

摘要： 在21世纪的第一个十年，工业人机界面（HMI）以非常高的增长速度，快速进入了工业自动化的各个领域，扮演了不可或缺的角色。HMI的快速发展源于三大技术的成熟，第一是高速低功耗的嵌入式CPU，主要得益于ARM处理器的飞速发展；第二是液晶显示技术的成熟和成本大幅下降；第三是电阻式触摸面板技术的成熟与稳定。

摘要： 提出一种嵌入式 CPU 核的 VHDL 行为设计方法，是基于指令对数据流流通控制行为的描述。该方法可以快速创建兼容已有指令集的 CPU 核的 VHDL 模型，易于修改，提高设计效率。同时介绍兼容8051单片机指令的 CPU 的 VHDL 设计例子，并给出使用 Altera QuartusII 工具在 EP3C40Q240C8N 器件上进行综合实现 CPU 核设计的结果。

摘要： 嵌入式系统自上世纪70年代成立以来。已经历了单芯片可编程控制器。嵌入式CPU结合一个简单的操作系统。专用嵌入式操作系统三个里程碑式的发展阶段，现在形成了移动互联网结合的方向发展。嵌入式系统具有高效率。稳定性。可靠性。能源效率等特点，其应用范围在目前主要应用在消费电子,电信,医疗。安全等一系列行业。进一步系统化，人性化，网络作为嵌入式系统发展方向。嵌入式产品将渗透到人们的生活多个方面。科学和技术的进步，以及人们的生活中发挥更重要的作用。

摘要： 介绍一款自主设计的嵌入式CPU的微体系结构,给出流水线的设计、分支预测的策略、乱序执行指令的顺序提交、精确异常等议题.提出了CPU内5个执行单元的功能,以及CPU的存储子系统.目前该CPU的前端设计已经完成并通过了FPGA验证.

摘要： 介绍一款自主设计的嵌入式CPU的微体系结构,给出流水线的设计、分支预测的策略、乱序执行指令的顺序提交、精确异常等议题.提出了CPU内5个执行单元的功能,以及CPU的存储子系统.目前该CPU的前端设计已经完成并通过了FPGA验证.

摘要： 介绍一款自主设计的嵌入式CPU的微体系结构,给出流水线的设计、分支预测的策略、乱序执行指令的顺序提交、精确异常等议题.提出了CPU内5个执行单元的功能,以及CPU的存储子系统.目前该CPU的前端设计已经完成并通过了FPGA验证.

摘要： 介绍一款自主设计的嵌入式CPU的微体系结构,给出流水线的设计、分支预测的策略、乱序执行指令的顺序提交、精确异常等议题.提出了CPU内5个执行单元的功能,以及CPU的存储子系统.目前该CPU的前端设计已经完成并通过了FPGA验证.

摘要： 介绍一款自主设计的嵌入式CPU的微体系结构,给出流水线的设计、分支预测的策略、乱序执行指令的顺序提交、精确异常等议题.提出了CPU内5个执行单元的功能,以及CPU的存储子系统.目前该CPU的前端设计已经完成并通过了FPGA验证.

摘要： 本文在介绍了一般硬件仿真技术的基础上，提出了用嵌入式微处理器来构建CPU仿真模型的设想，并较为详细地论述了该模型的设计原理和工作过程。

摘要： 本文在介绍了一般硬件仿真技术的基础上，提出了用嵌入式微处理器来构建CPU仿真模型的设想，并较为详细地论述了该模型的设计原理和工作过程。

摘要： 本文在介绍了一般硬件仿真技术的基础上，提出了用嵌入式微处理器来构建CPU仿真模型的设想，并较为详细地论述了该模型的设计原理和工作过程。

摘要： 本文在介绍了一般硬件仿真技术的基础上，提出了用嵌入式微处理器来构建CPU仿真模型的设想，并较为详细地论述了该模型的设计原理和工作过程。

摘要： 本文在介绍了一般硬件仿真技术的基础上，提出了用嵌入式微处理器来构建CPU仿真模型的设想，并较为详细地论述了该模型的设计原理和工作过程。

摘要： 本发明公开了一种基于嵌入式CPU的视频色域检测方法及系统，包括，控制模块读取待检测视频帧内的像素点RGB坐标，并传输给计算模块进行处理；计算模块对读取的所述RGB坐标进行归一化处理，并利用XYZ颜色模型将处理后的所述RGB坐标转化为XYZ坐标值；对比模块分别对获取的所述像素点R、G、B坐标值进行比较，直至获得最大坐标对应转换的所述XYZ坐标值，并通知所述控制模块停止读取所述视频帧；所述计算模块利用GNTSC公式、对比结果数据，求得当前所述视频帧的色域。本发明通过CPU处理视频流，计算视频片段内不同的色域值，监测出低色域的片段，并对其进行删除整改，提高观众的视觉体验。

摘要： 本发明属于目标检测技术领域，具体涉及一种基于嵌入式CPU的机场道面飞机实时检测方法。具体技术方案为：建立左行飞机和右行飞机的原始训练数据集和两类别原始标签集，对收集的视频图片进行左右翻转和多次裁取，并复制修正标签数据，建立最终训练数据集和最终标签集，搭建深度学习目标检测两类别网络框架，训练得到最小测试误差下的模型参数，建立机场滑行道飞机实时检测模型。搭建的深度学习目标检测两类别(左行飞机、右行飞机)网络框架对提取的特征进行了多尺度融合且只输出一个预测层，在保证模型预测精度的同时使得模型参数量得到了简化，对训练和测试过程计算资源的消耗大为下降。

摘要： 本发明公开了一种具有防振动功能的嵌入式CPU连接装置，包括中央处理器和横板，所述横板的下方设置有底板，所述底板的左右两侧内部均设置有第一防振组件，所述第一防振组件包括横杆、活塞、阻尼孔、滑套、第一弹簧、竖杆、扣板、圆杆和第一滑块，所述横杆的内侧均固接有活塞，所述活塞与底板贴合相连。该具有防振动功能的嵌入式CPU连接装置，结构科学合理，使用安全方便，设置有底板、横板、中央处理器、竖杆、第一滑块、第一弹簧、第二滑块和第二弹簧，在振动过程中横板可带动竖杆进行移动，由于所有用于减振的弹簧均为水平放置，缩小了减振装置的厚度，避免了现有减振弹簧采用竖直放置导致厚度尺寸较大影响安装效果的问题。

摘要： 本发明公开了一种嵌入式CPU抗差分功耗分析装置及方法，装置包括嵌入式CPU、随机中断产生模块、随机指令产生模块以及真随机数发生器；真随机数发生器用于生成真随机数，随机中断产生模块用于根据真随机数生成随机中断信号，随机指令产生模块用于根据真随机数生成随机指令，嵌入式CPU根据随机中断信号执行随机指令。本发明通过使用随机指令的插入方式，打乱嵌入式CPU执行加解密运算时产生的功耗，在不修改原嵌入式CPU的情况下，对其进行抗DPA防护，保护CPU的加解密过程，从而使得用户在使用嵌入式CPU进行加解密时，能够抵御攻击者通过DPA破解密钥，保护加密信息不被泄露。

摘要： 本发明提供一种基于嵌入式CPU的广播语音响度检测的方法，其包括：对接收到的多通道语音信号转码成数字信号，将各个通道内转码后的所述数字信号进行若干级滤波处理；所述CPU分别对各个通道中的数字信号进行一定周期长度的采样块划分，并对所述划分后的采样块进行筛选；以及，计算筛选后的所述采样块能量均方值及进行响度转换，对符合条件的所述采样块响度值进行计算，将各通道内数字信号的响度值进行计算处理并输出显示。本发明的有益效果：本方法通过嵌入CPU来实现对各种广播电视终端进行响度监测，可以灵活安装布置在不同的场合，有效降低监测成本，此外，对于音频的多样性，本方法可以实现从单声道至多声道得多种音频的响度计算，提高监测效能。

摘要： 本发明是一种基于嵌入式CPU与FPGA的异构计算结构的飞机模拟电负载控制系统。基于嵌入式CPU与可重构的FPGA架构的控制器，根据需求配置了不同I/O功能模块，搭建飞机模拟点负载功率计算与调节系统平台，提升系统性能并简化了嵌入式控制和监测系统的设计。本发明对软、硬件分别实现的功能进行合理划分，充分利用了FPGA可完全重配置与提供硬件定时的快速性与稳定性，实现数据采集与控制逻辑；也充分利用了嵌入式CPU能够完成复杂算法计算优势实现了差值匹配算法与良好的交互界面。

摘要： 本实用新型公开一种基于申威嵌入式CPU的嵌入式计算机主板，包括申威嵌入式CPU、USB控制器模块、网络控制器模块、CPLD控制模块；所述USB控制器模块包括两个USB PHY芯片和一个USB HUB芯片；所述网络控制器模块包括三个千兆以太网控制器；所述申威嵌入式CPU集成有两路USB接口、三路GMAC接口、一路WDT接口、8路GPIO接口。本实用新型安全性高，主板接口资源丰富，兼容性强，可满足不同行业的需求。

摘要： 本实用新型公开一种基于高性能嵌入式CPU的微机系统板，属于CPU数据通信接口领域，包括电源模块、时钟模块、上电控制单元CPLD、CPU及其外围功能电路。外围功能电路包含JTAG接口、温度检测模块、串口模块、DDR3存储模块、网络模块、PCIE模块、eMMC存储模块等。上电控制单元CPLD对CPU的上电时序进行控制以满足CPU的启动要求，通过PCIE转PCI桥片扩展出PCI功能接口，通过PCIE转SATA桥片扩展出SATA接口，用于增加存储；系统软件支持Linux和VXworks两种系统。该微机系统板整体布局紧凑，板卡大小长13cm宽9cm，功能合理，通过精密连接器连接到自定义底板上，可以扩展出更多功能接口。

摘要： 本实用新型公开了一种嵌入式CPU的固定结构，包括主板，所述主板的顶面固定连接有安装卡槽，所述安装卡槽的顶面对称设置有两个固定盖，所述固定盖的底面靠一侧对称设置有两个滑动块，所述滑动块的一侧固定连接有固定块，所述固定盖的内部设置有固定板，所述固定板的底面对称设置有两个滑动条，且所述固定板的顶角设置有限位机构，所述滑动条的一端固定连接有防脱块，所述限位机构包括贯穿杆，贯穿杆的顶面固定连接有垫片一，且贯穿杆的底面固定连接有垫片二。本实用新型所述的一种嵌入式CPU的固定结构，可以对嵌入式CPU表面进行贴合固定，提高固定效果，且能够调节固定间隙，并且对CPU进行密封保护，减少灰尘对CPU的影响。

摘要： 本实用新型公开了一种适用于嵌入式CPU的安装拆卸装置，涉及CPU领域，包括压板和底座，所述底座位于压板的下方，所述压板的内部设置有出风口，且出风口的底端设置有风扇，所述压板的底端两侧设置有卡合顶座，且卡合顶座的一侧内部安装有一号弹簧，所述卡合顶座的下方安装有连接杆，所述连接杆的一侧安装有贯穿至卡合顶座内部的卡块。本实用新型设置活动杆，硅胶垫及二号弹簧，当CPU安装在固定位置处，活动杆先受到挤压，通过带动二号弹簧进行压缩，使活动杆与一号凹槽进行契合，同时三号弹簧进行压缩，在此同时带动硅胶垫向下移动，使之与CPU相接触，从而有利于缓解安装CPU时力度过大造成CPU受到损伤。