Camera Link

摘要： 针对目前高速科研相机的常用Cameralink视频信号传输接口需专用数据采集卡连接到计算机导致系统灵活性不够的问题,提出一种基于FPGA的Cameralink接口Deca模式下高通量数据实时交互处理方案。硬件上利用编解码芯片完成Cameralink接口的数字图像采集和转换,输出LVDS信号。软件设计采用异步FIFO完成数据缓存及转换,解决跨时钟域的时序匹配疑难。FPGA设计结合Cameralink接口最大通量数据传输协议80 bits模式10 tap/8bit格式准确数据交互。通过Modelsim仿真验证及实物测试,结果表明在sCMOS相机满帧全速2048×2048@100 fps最大85 MHz下,FPGA与Cameralink接口的高通量数据准确控制,并向下兼容Base、Medium及Full模式。具备很高灵活性及应用价值。

摘要： 多目标跟踪是当前数字图像处理系统的主要研究方向之一,为了验证多目标数字图像处理器的跟踪性能,设计了具有标准Camera Link协议数字图像输出能力的多目标数字图像模拟器。采用XC7K160T FPGA作为数字图像模拟器的核心逻辑控制单元,利用FPGA端的并行处理能力,生产多个伪随机数发生器,实现10个图像目标轨迹的随机独立规划。数字图像模拟器利用串并转换接口,将FPGA生成的数字图像转换为符合Camera Link协议标准的差分数字信号,数字图像的输出像素时钟提高至85 MHz,能够在1920×1080分辨率情况下,输出最高帧频400 Hz的8 bit位深灰度的数字图像。采用串口实时输出当前图像中目标的位置信息,用于检验后端数字图像处理器对目标提取的准确性以及处理延迟时间。

摘要： 针对当前工业相机在传输高分辨率和高帧频图像时的传输困难问题,设计了以FPGA为核心处理器的Cameralink数字图像光纤传输系统。系统采用SelectIO接口模块代替接口芯片,经数据处理后再通过万兆以太网模块完成2 Medium模式的Cameralink图像数据与AXI4-stream数据流之间的相互转换。实验表明:对于640×512分辨率、1 kHz帧频的2 Medium模式的Cameralink图像数据,可转化为AXI4-stream数据流进行高速、稳定的光纤传输。并在接收端将AXI4-stream数据流完整、实时地还原回2 Medium模式的Cameralink图像数据,解决了传输困难的问题,传输带宽为3.93 Gbit/s。

摘要： 基于Camera Link接口设计了一款小型CMOS相机并进行仿真验证。硬件的小型化设计包括硬件功能模块划分、主要器件选型、整机供电分布以及PCB设计等;软件的小型化设计为以FPGA内部集成Camera Link并串转换模块来代替传统的转换芯片。整机实测结果表明相机工作稳定可靠。本研究对于CMOS相机小型化设计具有借鉴意义,同时由于探测器模块配置的灵活性,亦可作为CMOS相机的一种通用处理平台。

摘要： 采用Xilinx Artix-7FPGA和Cypress CYUSB3014为核心处理模块,配以DDR3作为帧存,设计了一套高速CameraLink图像采集传输系统。系统利用Xilinx Artix-7自带的ISERDESE资源将串行LVDS的CameraLink视频流转换为TTL并行信号,DDR3存储器作为帧存对输入视频进行缓存,缓存之后的视频信号经过CYUSB3014芯片转换成符合UVC协议的输出数据,通过USB3.0的数据接口发送至PC机,在PC端上能够正常显示。

摘要： 为满足微光遥感卫星领域对微光探测的需求,本文提出了一种基于微光CMOS图像传感器GSENSE2020的成像电路设计。该成像电路通过FPGA实现了对图像传感器的驱动控制以及高速图像数据的接收和传输,通过DC/DC和LDO(low dropout regulator)为图像传感器提供了低噪声供电电源,采用PMIC(power management IC)解决了FPGA上电时序问题,利用DDR3实现高速图像缓存与处理,采用eMMC达到图像数据存储速率与容量的需求,应用FPGA的IP核及原语代替CameraLink接口转换芯片实现CameraLink通信协议,从而完成图像数据直接在CameraLink接口的高速传输。实验结果表明,成像系统电路功能及性能都达到了预期设计目标,系统的输出数据率可达2.4 Gbps,帧频高达25 fps,信噪比达到45.5 dB。

摘要： 提出了一种基于FPGA的Camera Link接口设计,在其图像传输的功能上,配合图像采集卡添加串口通信功能,实现对Camera Link接口的测试。同时使用MMCM原语提供对整个系统的时钟输入,通过OSERDESE原语实现Camera Link接口数据的串并之间的转换。最后使用Modelsim仿真软件对所有模块进行仿真,测试整体的功能,实现Camera Link接口的设计,验证方案的正确性。

摘要： 为了将Cameralink输出标准的数字相机直接输出在显示器上显示,对视频信号进行实时处理.国内已经研制出一种实时小型化系统可以实现信号的转换,但仅限于将Cameralink与VGA相同分辨率条件下进行转换显示,无法对高分辨率(1920×1080)图像进行直接显示.提出一种设计方法,可以将高分辨率的输入图像显示在低分辨率(1280×720)的显示器上.设计系统采用Cyclone IV系列EP4CE55F23C6N的FPGA板进行验证,实现了图像实时缩放操作.

摘要： 针对高速图像数据在传输时可靠性低的问题,分别从硬件和逻辑两方面对图像传输接口进行优化设计.在硬件上,采用Camera Link为高速图像数据传输接口;在逻辑上,采用FPGA为主控制器,通过对Camera Link接口时序优化设计,保证了数据传输的准确性,并且通过采用CRC+ECC双校验结合的方法实现了图像数据在高速传输时多错重传、少错纠正,提高了数据传输的可靠性.经试验验证,该设计可实现在短距离、大数据量的情况下可靠传输,在较长距离传输时误码率低于一百亿分之一.

摘要： 为了满足边海防监控领域对高分辨率非制冷红外热成像技术的需求,本文提出了一种基于GST817 VM1 E国产非制冷红外探测器的成像与增强显示技术方案.该方案以SOPC为核心搭建硬件平台,采用DDR3 SDRAM作为红外图像缓存器,使用SOPC内部集成NiosⅡ软核作为系统控制器,配合SOPC可编程单元实现探测器焦平面非均匀校准、两点校正、盲元补偿、减本底、自动聚焦和自适应图像增强等处理,支持输出PAL、DVI、Cameralink等接口红外视频图像.实验结果表明,本方案可输出14位灰度级800×600分辨率红外图像,帧率可达到60 frane/s,支持连续变焦和自动调焦控制,具有大面阵、高分辨率、高帧频等优点,能够满足边海防监控等领域应用需求.

摘要： 随着高帧频高分辨率大数据量高速数字相机的出现，对图像采集、存储和处理技术提出了越来越高的要求，本文设计了一种超大存储容量的高速图像长时间无损记录系统，该系统主要应用于高帧频摄像高速数字视频存储技术领域，包括高速图像数据分配板、嵌入式存储子系统、SATA磁盘阵列、千兆网交换机、存储控制回放计算机。该系统能够实现无损长时间记录每秒钟500帧的1280*1024@8bit像元的高速图像数据，记录时间达到60分钟以上，并通过干兆网口下载到回放计算机中进行事后的高帧频图像的回放、处理和判读，为实现高速运动目标的记录和事后处理提供有效的技术手段。

摘要： 随着高帧频高分辨率大数据量高速数字相机的出现，对图像采集、存储和处理技术提出了越来越高的要求，本文设计了一种超大存储容量的高速图像长时间无损记录系统，该系统主要应用于高帧频摄像高速数字视频存储技术领域，包括高速图像数据分配板、嵌入式存储子系统、SATA磁盘阵列、千兆网交换机、存储控制回放计算机。该系统能够实现无损长时间记录每秒钟500帧的1280*1024@8bit像元的高速图像数据，记录时间达到60分钟以上，并通过干兆网口下载到回放计算机中进行事后的高帧频图像的回放、处理和判读，为实现高速运动目标的记录和事后处理提供有效的技术手段。

摘要： 随着高帧频高分辨率大数据量高速数字相机的出现，对图像采集、存储和处理技术提出了越来越高的要求，本文设计了一种超大存储容量的高速图像长时间无损记录系统，该系统主要应用于高帧频摄像高速数字视频存储技术领域，包括高速图像数据分配板、嵌入式存储子系统、SATA磁盘阵列、千兆网交换机、存储控制回放计算机。该系统能够实现无损长时间记录每秒钟500帧的1280*1024@8bit像元的高速图像数据，记录时间达到60分钟以上，并通过干兆网口下载到回放计算机中进行事后的高帧频图像的回放、处理和判读，为实现高速运动目标的记录和事后处理提供有效的技术手段。

摘要： 随着高帧频高分辨率大数据量高速数字相机的出现，对图像采集、存储和处理技术提出了越来越高的要求，本文设计了一种超大存储容量的高速图像长时间无损记录系统，该系统主要应用于高帧频摄像高速数字视频存储技术领域，包括高速图像数据分配板、嵌入式存储子系统、SATA磁盘阵列、千兆网交换机、存储控制回放计算机。该系统能够实现无损长时间记录每秒钟500帧的1280*1024@8bit像元的高速图像数据，记录时间达到60分钟以上，并通过干兆网口下载到回放计算机中进行事后的高帧频图像的回放、处理和判读，为实现高速运动目标的记录和事后处理提供有效的技术手段。

摘要： 随着高帧频高分辨率大数据量高速数字相机的出现，对图像采集、存储和处理技术提出了越来越高的要求，本文设计了一种超大存储容量的高速图像长时间无损记录系统，该系统主要应用于高帧频摄像高速数字视频存储技术领域，包括高速图像数据分配板、嵌入式存储子系统、SATA磁盘阵列、千兆网交换机、存储控制回放计算机。该系统能够实现无损长时间记录每秒钟500帧的1280*1024@8bit像元的高速图像数据，记录时间达到60分钟以上，并通过干兆网口下载到回放计算机中进行事后的高帧频图像的回放、处理和判读，为实现高速运动目标的记录和事后处理提供有效的技术手段。

摘要： 随着高帧频高分辨率大数据量高速数字相机的出现，对图像采集、存储和处理技术提出了越来越高的要求，本文设计了一种超大存储容量的高速图像长时间无损记录系统，该系统主要应用于高帧频摄像高速数字视频存储技术领域，包括高速图像数据分配板、嵌入式存储子系统、SATA磁盘阵列、千兆网交换机、存储控制回放计算机。该系统能够实现无损长时间记录每秒钟500帧的1280*1024@8bit像元的高速图像数据，记录时间达到60分钟以上，并通过干兆网口下载到回放计算机中进行事后的高帧频图像的回放、处理和判读，为实现高速运动目标的记录和事后处理提供有效的技术手段。

摘要： 在研究了SDI和Camcra Link数字接口作原理的基础上，本文设计了一种将Camera Link转换为标清数字电视信号的智能卡;详细阐述了Camera Link输入接口电路、以TMS320DM642为核心处理器的幽像智能处理电路、并串转换电路和输出驱动电路的设计;通过实际测试，该卡不仅实现了接口转换效果，而且在转换过程实现了智能的图像处理功能。此卡已成功应用于某大型光学测量设备。

摘要： 在研究了SDI和Camcra Link数字接口作原理的基础上，本文设计了一种将Camera Link转换为标清数字电视信号的智能卡;详细阐述了Camera Link输入接口电路、以TMS320DM642为核心处理器的幽像智能处理电路、并串转换电路和输出驱动电路的设计;通过实际测试，该卡不仅实现了接口转换效果，而且在转换过程实现了智能的图像处理功能。此卡已成功应用于某大型光学测量设备。

摘要： 在研究了SDI和Camcra Link数字接口作原理的基础上，本文设计了一种将Camera Link转换为标清数字电视信号的智能卡;详细阐述了Camera Link输入接口电路、以TMS320DM642为核心处理器的幽像智能处理电路、并串转换电路和输出驱动电路的设计;通过实际测试，该卡不仅实现了接口转换效果，而且在转换过程实现了智能的图像处理功能。此卡已成功应用于某大型光学测量设备。

摘要： 在研究了SDI和Camcra Link数字接口作原理的基础上，本文设计了一种将Camera Link转换为标清数字电视信号的智能卡;详细阐述了Camera Link输入接口电路、以TMS320DM642为核心处理器的幽像智能处理电路、并串转换电路和输出驱动电路的设计;通过实际测试，该卡不仅实现了接口转换效果，而且在转换过程实现了智能的图像处理功能。此卡已成功应用于某大型光学测量设备。

摘要： 本发明公开了一种CameraLink接口相机输出延迟测量方法及系统，包括光源、光源控制开关、示波器、CameraLink接口相机和解串模块，光源控制开关连接于示波器，CameraLink接口相机通过解串模块连接于示波器，光源控制开关连接于光源，利用光源控制开关控制触发光源打开，同时CameraLink接口相机开始曝光，曝光完成后CameraLink接口相机出图，将Cameralink信号输出至解串模块，将解串信号中的最高位连接至示波器的通道CH1；光源控制开关产生的上升沿信号送给示波器的通道CH2，通过读图可以读出相机输出时延，减去已知的曝光时间，延迟时间很直观的显示在示波器上，结果获取方便简单，精度高，通过示波器的存图功能，排除接收设备影响，可以得到准确的图像输出延迟的绝对值。

摘要： Cameralink视频转PAL制视频的装置及方法，本发明属于视频信号技术，尤其涉及一种Cameralink视频转PAL制视频的装置及方法。Cameralink视频转PAL制视频的装置，该装置包括Cameralink解码电路、FPGA电路、存储器电路、PAL制视频编码电路、PAL制视频处理电路以及电源电路。本发明的装置使用Cameralink解码芯片对数据和电平的转换后供FPGA采集，使用PAL制视频编码实现模拟视频的编码输出；采用单片SRAM和两个FIFO作为图像数据的缓存。装置避免了使用昂贵的Cameralink监视器或者采集卡，能够很大程度上降低设备采购成本及提高使用的便捷性。

摘要： 本发明属于高速数据传输技术领域，具体涉及一种CoaXPress接口数据和Cameralink接口数据互相转换的方法。所述方法包括以下步骤：步骤1：上位机软件通过RS232对转换的工作模式进行配置；步骤2：Cameralink接口数据转为CoaXPress接口数据；步骤3：CoaXPress接口数据转为Cameralink接口数据。该方法通过上位机配置工作模式，由FPGA实现不同接口时序之间的逻辑控制，可实现CoaXPress接口的输入设备和Cameralink接口的输出设备之间的不同速率的数据转换，或者实现Cameralink接口的输入设备和CoaXPress接口的输出设备之间不同速率的数据转换，达到两种接口之间的互连互通。

摘要： 本发明的一种内置JPEG压缩算法的图像采集方法、系统及CameraLink采集卡，基于FPGA，当JPEG压缩算法配置为不使能时，FPGA对CameraLink采集卡收集的数据仅做传输处理，通过CameraLink采集卡的输出端输出；当JPEG压缩算法配置为使能时，执行下述步骤：FPGA接收CameraLink数据并进行预处理；FPGA基于配置后的量化表调整数据的压缩效果并执行JPEG压缩算法把数据压缩成JPEG文件，经CameraLink采集卡的输出端输出；所述量化表的配置包括：配置量化因子和/或配置标准量化表。本发明解决大容量数据处理带宽需求，提供灵活的JPEG算法参数设置功能，在保证检测精度的同时，尽量降低对数据处理带宽的要求，进而降低整机成本。

摘要： 本发明是一种基于FPGA的CoaXPress接口数据到CameraLink接口数据的高速实时转换装置及方法。本发明涉及星载高速数据传输技术技术领域，所述装置包括：FPGA、CoaXpress接口和CameraLink接口；CoaXpress接收通路的接口连接器能够接收两路信号，分别通过两个CoaXpress接口芯片与FPGA通信；CameraLink 80bit发送通路使用三片接口芯片连接到两个CameraLink接口连接器。本发明采用基于BlockRAM的乒乓缓存的读写方式，相比片外缓存传输延时更低，保障了高速数据传输的实时性。

摘要： 本实用新型涉及一种便于拆装的Cameralink采集卡，包括采集卡本体和安装座，所述安装座上设置有插座，所述采集卡本体的底部设置有与插座插接的金手指，所述采集卡本体的左侧设置有L形板，所述采集卡本体的右侧设置有插板，所述安装座上开设有两个定位槽，所述L形板的顶部开设有滑槽，滑槽的内侧滑动连接有插接组件，所述L形板的顶部设置有卡位组件，所述L形板的顶部固定连接有插杆，所述插板的右侧开设有卡接孔。该便于拆装的Cameralink采集卡，通过L形板和插板分别与两个定位槽插接，对采集卡本体的左右两侧进行导向定位，通过插杆与插孔插接，进一步限位，在安装采集卡本体时，更便于将金手指与插座准确对位。

摘要： 本实用新型提供一种CameraLink防静电转接板，包括CameraLink插头、CameraLink插座和四个ESD静电保护器件，四个ESD静电保护器件分别耦接在CameraLink插头和CameraLink插座之间。本实用新型在现有的转接板上加装防静电元器件，可以有效防止CameraLink接口因经常插拔产生静电而对电路板造成影响。

摘要： 本方案属于高速数字图像的远距离传输技术领域，具体涉及基于国产FPGA的cameralink接口的输入输出接口系统。包括FPGA芯片、Cameralink接口模块和AXI接口模块，FPGA芯片包括串并信号转换模块、Cameralink解码模块、模式控制模块；Cameralink接口模块，用于接收Cameralink信号，并将所述Cameralink信号发送给所述Cameralink解码模块；Cameralink解码模块，用于将所述Cameralink信号进行解码，并将解码后的并行数字图像信号发送给串并信号转换模块；本方案基于国产FPGA，不需要外部接口芯片，通过FPGA内部的逻辑实现了cameralink接口的输入图像及输出图像，降低了成本，便于移植和维护，减小了电路板布局布线上的空间和资源的功耗。

摘要： 本方案属于电子技术领域，具体涉及基于国产FPGA的cameralink图像压缩降低接口时钟的方法。包括如下步骤：步骤一：cameralink接口采集14bit和8bit红外图像并转换成Cameralink信号；步骤二：Cameralink接口模块接收Cameralink信号并将Cameralink信号发送给Cameralink解码模块；步骤三：Cameralink解码模块对Cameralink信号进行解码，并将解码后的并行数字图像信号发送给串并信号转换模块；串并信号转换模块将cameralink接口输入的串行信号按照时序和逻辑转换为并行数据。本方案通过将14bit和8bit两路像素混合在一个像素周期内，降低了接口的像素时钟，使得早期的cameralink接口设备也能实现14位以上更高精度以满足图像处理算法的要求，避免了更换cameralink接口的成本。

摘要： 本方案属于高速数据传输接口电路技术领域，具体涉及基于国产FPGA的CAMERALINK接口转SRIO接口的转换方法。包括如下步骤：步骤一：CameraLink接口接收到外部红外图像探测器的信号；Cameralink解码模块对CameraLink信号进行解码，步骤二：串并信号转换模块将解码后的cameralink信号按照时序和逻辑转换为并行数据，步骤三：采用时序解析模块对Cameralink像素数据时序进行解析成channellink tx和channellink rx；步骤四：异步FIFO数据缓存模块用于接收并缓存cameralink像素数据；本方案实现了cameralink图像数据与SRIO接口数据的交互，存储器RAM的读写切换逻辑分别由FPGA和DSP两部分共同进行控制，大大提高了串行数据传输的可靠性和稳定性，以及图像处理的实时性。