串行传输
串行传输的相关文献在1987年到2022年内共计196篇,主要集中在自动化技术、计算机技术、无线电电子学、电信技术、机械、仪表工业
等领域,其中期刊论文77篇、会议论文10篇、专利文献189337篇;相关期刊67种,包括漳州职业技术学院学报、滨州学院学报、大众科技等;
相关会议10种,包括第十五届计算机工程与工艺年会暨第一届微处理器技术论坛、2011年小卫星技术交流会、2009年全国理论计算机科学学术年会等;串行传输的相关文献由366位作者贡献,包括A.穆特、C.霍尔斯特、F.哈特维希等。
串行传输—发文量
专利文献>
论文:189337篇
占比:99.95%
总计:189424篇
串行传输
-研究学者
- A.穆特
- C.霍尔斯特
- F.哈特维希
- M.海内布罗特
- P.斯韦科夫斯基
- 李育柱
- 伍更新
- 公培森
- 张科峰
- 彭习武
- 李梦杰
- 许祥麟
- 邓良
- 邵寅亮
- 陈章进
- A·穆特
- F·哈特维希
- F·拜勒
- H-T·林
- H·克勒曼
- J·朔伊英
- R.马霍尔
- T.林登克罗伊茨
- T·格尔斯茨
- 中村伸隆
- 何亚屏
- 何浩
- 余宏俊
- 余志军
- 刘勤让
- 刘建华
- 刘振安
- 刘春宁
- 刘雄
- 卡尔·D·赛兰德
- 卫建宇
- 厄恩斯特·奥古斯特·芒特
- 叶承溱
- 叶玲
- 吕平
- 周寿华
- 周汉良
- 姚大为
- 孙健
- 孙永进
- 宋克
- 宋昭明
- 常青
- 康松松
- 张刚
-
-
李梦杰;
邓良;
陈章进
-
-
摘要:
由于传统列驱动芯片在采用串行方式逐行逐列进行数据传输时存在传输效率低的问题,本文设计一种基于控制串行传输的列驱动芯片.该芯片结合串行传输以及并行传输方式的特点,在JXI5020列驱动芯片的基础上,增加控制数据移位寄存器以及控制数据处理器将用于子空间寻址的控制信号串行化传输,以串行方式实现基于并行传输的子空间扫描;该芯片打破了数据在串行方式下逐行逐列传输的限制,降低时间冗余率,提高了数据传输的效率.通过搭建LED扫描驱动系统及其仿真验证平台,验证了该驱动芯片的正确性.在显示256级灰度、分辨率为960*720的图像时,与JXI5020进行对比,得出本文设计的驱动芯片能够在没有亮度损失的条件下,将冗余率降低至5.9%,有效减少了单元面板信号接口的数量.
-
-
薛德宽;
李国扬;
潘雪;
范薇;
李学春;
朱健强
-
-
摘要:
针对任意波形发生器提升输出带宽和存储深度较难的问题,提出一种基于现场可编程门阵列器件的任意波形发生器数据通路设计方案.该方案利用多片同步动态随机存储器同步输出和并串转换技术提升数据通路的输出带宽和存储深度,基于Vivado平台实现波形数据的写入、读取、并串转换、成帧、8bit/10bit编码和串行化的功能,经过处理的波形数据通过现场可编程逻辑阵列的收发器以数据转换器串行传输协议输出.仿真结果表明,输出波形与写入波形存储器的波形数据经过上述数字信号处理之后的结果完全相同,验证了数据通路的正确性.实验结果表明,该数据通路实现了12 GHz的采样率、16 bit的垂直分辨率、4 Gsa的波形存储深度.该任意波形发生器数据通路设计是有效的和可靠的.
-
-
-
-
汤艳飞;
文敏华
-
-
摘要:
This paper describes a design and implementation scheme of LVDS transmission endpoint. From the chip selection, system structure, design principle, implementation, software is discussed in detail the design of the realization of. The scheme adopts the serial signal transmission data, reducing the previous parallel signal system complexity,and improve the transmission bandwidth and efficiency,and effectively reduces the design cost,and improving the reliability of the system. The design of each channel supports a maximum transfer rate for the 400MHz, supports a maximum of 8channel simultaneous transmission of data.%描述了一种LVDS传输端点的设计方案.从芯片的选型、系统结构、原理设计、底层实现、软件驱动等方面进行了介绍.方案采用串行信号传输数据,减少了以往并行信号系统的复杂度,而且大幅提高了传输带宽和效率,同时有效降低了系统设计的成本,提高了系统的可靠性.设计的每个通道最大支持传输速率为400 MHz,最大支持8通道数据同时传输.
-
-
蒋适倜;
张玉喜;
任延平;
潘瑞云
-
-
摘要:
A universal active radar signal processing system based on the VPX standard is intro- duced. Besides, the characteristics of the VPX standard and the framework of the signal processing system are given with emphasis on the key points and difficulties of the FPGA programming based on the VPX standard.%介绍了一种基于VPX标准的通用主动雷达信号处理系统。给出了VPX标准的特点和信号处理系统的架构。着重论述了基于VPX标准的FPGA程序设计的重点和难点。
-
-
张磊;
夏传浩;
洪一
-
-
摘要:
文章探讨了应用于高速串行数据传输系统中的8b/10b编码技术以及BCH乘积码编码技术,提出了具有纠错功能的8b/10b编码器。整个设计方案以Verilog实现,经过综合和验证,结果表明该设计方案满足高速串行数据传输的需要。
-
-
白延敏
-
-
摘要:
LCD模块是嵌入式设备常用的显示模块,本文以矿用电力综合保护器为背景,以基于ARM体系结构的LPC2292微处理器为平台,以OCMJ4*8C液晶显示模块为对象,设计了嵌入式系统中LCD的串/并行两种传输模式来实现字符,汉字和图形的显示.LCD得到了很好的显示效果,从而证明了该电路的可行性.
-
-
-
-
-
-
王堃;
许文强;
马卓
- 《2009年全国理论计算机科学学术年会》
| 2009年
-
摘要:
PCI Express是当前广泛应用的高速串行传输标准,其V1.0版本提供2.5Gbps的高速传输带宽。对于高速串行传输而言,精确的发送定时与接收同步是其关键技术。本文在详细分析PCI Express物理层技术的基础上,特别针对串行接收端的数据时钟恢复CDR技术展开研究,采用基于锁相环结构的数据时钟恢复技术设计了一款2.5Gbps速率的高速物理层电路,并基于0.13μm CMOS工艺设计了版图实现。基于HSPICE的模拟结果表明,此设计完全满足了PCI Express的要求,其抖动的均方根值为1.51ps,峰峰值为8.14ps。
-
-
-
王永庆;
付清朝
- 《第十届计算机工程与工艺全国学术年会》
| 2006年
-
摘要:
本文介绍了如何利用IBM提供的现有商用IP技术实现串行传输方案。首先介绍了方案采用的软core-XGXSPCS和硬core-HSS,其中XGXSPCS实现8B/10B编码,而HSS实现了串并一并串转换电路,然后介绍多通道绑定实现高速串行传输。
-
-
-
胡鹏;
李琼;
郭御风;
徐炜遐
- 《第九届计算机工程与工艺全国学术年会》
| 2005年
-
摘要:
新一代I/O互连技术PCIExpress基于物理层、数据链路层和事务处理层三个层次实现高可靠的报文传输,它采用基于报文交换的点对点串行传输技术,以及基于交换的拓扑结构替代传统的共享总线结构,提供高带宽、可扩展的I/O互连,克服了传统的共享I/O总线结构的种种弊端;并以其兼容性和出色的RAS特性得以推广应用,具有良好的应用前景.文章着重对PCIExpress体系结构,PCIExpress物理层、数据链路层和事务处理层的关键技术特性进行了深入研究,分析了当今I/O互连技术的发展趋势和PCIExpress的应用特点.
-
-
-