DDR333

摘要： 威刚512MB DDR2 800，金士顿512MB DDR 400，金士刚512MB DDR2 800，麒仑512MB DDR333，现代512MB DDR400

摘要： 几年前，在电脑上应用GB容量的内存，相信也只有在那些高级图形工作站上才能见到。而如今，几乎所有的台式电脑都把512MB内存作为标准配置，而1GB容量也是比比皆是。显然，台式机的G时代已经来临，那么在笔记本电脑市场上。对内存的需求又是如何呢？答案同样是肯定的！随着国内市场对大容量笔记本内存需求的增加，国际著名内存品牌麒仑（Keyram）内存于近日正式推出了一款1GB容量的DDR333规格盒装笔记本内存。提供“三年免费保换，终身保修“的售后服务承诺，对于注重性价比和售后服务的用户来说：不失为一款不错的升级选择。

摘要： 瑞萨科技公司（Renesas Technology）发布符合美国ATSC标准的R8A66950BG数字电视广播解码器。R8A66950BG可以将模拟视频信号转换为480i的显示标准，把符合ATSC标准的MPEG-2TS标准数字信号，以及PCM（脉冲编码调制）音频信号输入、输出到SDTV（标准分辨率电视机）。R8A66950BG可使现有的模拟电视机具备以低成本方式接收数字广播的能力。R8A66950BG只需要增加一个16位宽的256M位DDR333，

摘要： 笔记本电脑制造商东芝近期推出其全新的笔记本电脑系列——Qosmio。此次推出的新品包括两款旗舰级产品：Qosmio E10以及Qosmio G10。Qosmio是东芝继Satellite／Satellite Pro／Portege／Tecra四大系列之后精心打造，向世界推出的又一个全新的产品系列。作为旗舰机型，Qosmio E10／G10配备Intel Pentium M735-755处理器(1．7-2．0GHz)，采用Intel 855PM芯片组，支持PC2700(DDR333)内存，标配容量为512-1024MB，主板上共有两个SO-DIMM插槽，

摘要： 2005年3月，华硕服务器宣布推出最新部门级高端机架式服务器AP1600R-E2(CS3)，适用于常规服务器——域控制器／防火墙／代理服务器、邮件服务器、数据库前端服务器等多个领域。AP1600R-E2(CS3)功能更强劲，吞吐量更大——在1U高度的空间里，AP1600R-E2配有8根可以支持DDR333的内存插槽，最高可以支持16GB的内存，并内建SCSI控制芯片，可支持更为广阔的储存空间。

摘要： 对于假冒产品，每个消费者都希望避而远之。但有一样假冒产品却例外．不但堂而皇之地摇上了各大电子市场的柜台，而且整个电子市场里都难见真品，更离谱的是，很多消费者明知是假还愿意购买而这个产品就是采用了打磨颗粒的现代内存，俗称“现代打磨内存”。

摘要： NEC推出了其基于SONOMA平台赛扬M笔记本NECE2000，凭借极具诱惑的价格杀入中低端笔记本市场。全新的E2000采用CM 350J处理器(Dothan 1.3G，1M Cache2)、256MB DDR333、40GB硬盘、15″液晶显示器、COMBO、Intel 910GML 128UMA主板芯片组、56K/100M自适应网卡、3xUSB2.0／1394／RGB、8芯4800mAh锂电池(5小时超长使用时间)，重约2.98Kg，预装WinXP SP2中文家庭版。

摘要： AOpen i915GMm-HFS支持Intel全系列的Pentium M处理器（前端总线400/533MHz）功耗仅仅为Intel LGA775 Pentium 4处理器的四分之一，这款主板可以支持DDR333与DDRⅡ-533两种内存架构，915GM芯片组集成了显卡，足以提供优质的画质与惊人的3D性能，如果你不满足于板载显卡，AOpen i915GMm-HFS还板载了PCIE接口可供扩展。

摘要： 本发明公开一种兼容DDR1、DDR2和DDR3的电荷泵电源及升压方法，电荷泵电源包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本发明能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。

摘要： 本发明提供DDR型沸石膜，其特征在于：在基质上成膜，膜的主要成分为二氧化硅，同时选自二氧化碳(CO

摘要： 本发明提供了一种DDR控制系统及DDR存储系统，以集成在同一片上系统中的MCU内核和FPGA内核组成的SoC架构为基础，基于FPGA内核中的逻辑资源来实现MCU和片外DDR存储器之间的DDR控制系统，该DDR控制系统为片内DDR控制系统，包括MCU总线映射模块、DDR数据缓存模块以及DDR控制器模块，且基于FPGA可编程的特点，实现DDR控制器模块的数量以及MCU总线映射模块映射出的子系统总线的数量可以动态调整，用户可以动态配置MCU外部的DDR控制器模块的数量，并进一步通过DDR控制器模块动态配置所接入的片外DDR存储器，以达到片外DDR存储器的功能和数据动态可配的目的，提高了MCU的扩展性和易用性，有助于用户快速应用DDR存储器。

摘要： 本发明公开一种兼容DDR1、DDR2和DDR3的电荷泵电源及升压方法，电荷泵电源包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本发明能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。

摘要： 本发明提供DDR型沸石膜，其特征在于：在基质上成膜，膜的主要成分为二氧化硅，同时选自二氧化碳(CO

摘要： 本发明提出了一种DDR控制器及DDR数据刷新控制方法，其中，DDR控制器包括：温度采集模块，配置用于采集DDR的环境温度信息；ECC模块，配置用于统计DDR读写数据的误码率，并与预设的误码率阈值进行比较以生成对应的刷新频率指令；刷新决策模块，配置用于根据DDR的环境温度信息以及预设的温度阈值确定DDR的工作状态；以及接收来自ECC模块的对应的刷新频率指令，并结合DDR的工作状态确定是否执行对应的刷新频率指令，并更新DDR的刷新频率；寄存器组模块，配置用于存储DDR的工作状态、误码率以及DDR的刷新频率。本发明通过综合DDR控制器的工作状态及在当前工作作态下的误码率而动态的提升或降低刷新频率，能够在保证DDR的可靠性的基础上充分发挥DDR控制器的读写能力。

摘要： 本发明是一种FGPA控制的DDR映射多个DDR_FIFO实现系统及方法。本发明涉及数字通信领域技术领域，本发明为了解决FPGA内高速数据缓存通道数量固定的问题，实现当DDR能够满足多个数据通道的总带宽和总缓存容量时，用户可根据缓存通道数量创建相应数量的DDR_FIFO，每个DDR_FIFO映射DDR中的一段地址，可根据需求调整每个DDR_FIFO缓存容量，DDR_FIFO的数据输入和输出都具有异步时钟，用于解决数据跨时钟域的问题，使用方式和FPGA内的FIFO相同，有效提高FPGA开发效率和硬件利用率。

摘要： 本申请公开了一种兼容DDR3、DDR4标准接收端的内部参考电压电路。该电路包括：N位控制逻辑电路、DAC电路、驱动电路；所述N位控制逻辑电路，基于使能信号EN将输入的N位二进制码转换为控制所述DAC电路的2N位量化码和1位输出控制码C0,N＝8；所述DAC电路，用于根据所述2N位量化码和输出控制码C0产生DDR3或DDR4标准接收端所需要的参考电压；所述驱动电路，用于驱动所述DAC电路产生的所述参考电压到DDR3或DDR4标准接收端的参考电压输入端。本申请提供的上述参考电压电路结构简单，输出调节范围宽，抗干扰能力强，并能根据需要选择输出DDR3或DDR4标准接收端所需的参考电压。

摘要： 本实用新型公开一种兼容DDR1、DDR2和DDR3的电荷泵电源，包括：若干电荷泵、电源监测电路和逻辑控制电路；所述若干电荷泵用于实现输入电源vext到目标高压的转换；所述电源监测电路用于监测电源电压的电平高低；所述逻辑控制电路用于根据电源监测电路的输出结果，产生相应的使能信号，控制若干电荷泵的工作，将输入电源vext提升至目标高压。本实用新型能同时兼容DDR1、DDR2和DDR3，在DDR1、DDR2和DDR3下都具有较好的转换效率和适宜的电流驱动能力。

摘要： 本申请公开了一种支持DDR3和DDR4标准接收端的内部参考电压电路。该电路包括：N位控制逻辑电路、DAC电路、驱动电路；所述N位控制逻辑电路，基于使能信号EN将输入的N位二进制码转换为控制所述DAC电路的2N位量化码和1位输出控制码C