通用异步收发器

摘要： ·极紧凑设计与高功率密度相结合·模拟控制输出电压/电流,无需额外电路设计·具有监视/设置/控制参数的数字接口·医疗(2×MOPP隔离和符合第4版)和工业认证·5年保修·温控风扇科索有限责任公司(6905:Tokyo)今天宣布,在其PCA系列中增加一款功率为1500W的电源,具有扩展通信I/O口,用于要求苛刻的医疗和工业应用。PCA1500F的增加补充扩展了科索PCA电源系列,扩大了从300W到1500W的四个系列电源的应用范围。PCA系列具有内置的扩展UART(通用异步收发器)接口,支持用来监视和控制整个电源参数范围的80多个命令,此外还提供PMBus选件。

摘要： 使用直接内存存取(DMA)方式接收报文时,必须先向DMA控制器指定需要接收的字节.当DMA控制器接收到指定字节后,产生DMA传输中断.但是在实际应用时,串口接收报文的字节往往是不固定的.针对DMA必须接收固定长度的数据才产生传输中断的不足,设计了外部中断与定时器相结合的方法来解决这一问题.该方法兼顾了DMA传输不需要CPU干预的优点,又弥补了其不能传输不定长数据的缺陷.外部中断由一个与串口RXD引脚相连接的外部引脚产生.该中断产生的EVENT事件与定时器的输入事件相关联.设置定时器为Retrigger模式,接收到EVENT事件后清零定时器的累计时间;而当定时器一定时间内接收不到EVENT事件后就会超时产生中断,在超时中断服务程序中进行报文处理.由于使用了定时器超时中断进行报文处理,实现了不定长报文的接收和处理,满足了串口通常传输不定长报文的需求.

摘要： 在FPGA上设计了一种波特率连续可调的UART接口,该接口符合RS-232C通信协议.将波特率转换为比特持续时间,在固定工作时钟频率下通过改变比特持续时间来实现波特率的连续可调,并将比特持续时间和中断时间间隔作为接口参数,用户可以灵活设置接口速率和中断CPU的频率.在接收端高速采样,采用大数判决的方式确定当前比特值,有效过滤了信号线上的毛刺,提高了UART接口的抗干扰能力.该接口已在实际项目中应用,经验证其工作稳定可靠,数据通信完全正确.%A continuous and adjustable baud-rate UART interface conformable to RS-232C communication protocol is designed on FPGA. Baud rate is converted to bit duration. At constant working clock frequency, the baud rate can be continuously adjusted by changing bit duration, while the bit duration and the interruption interval are used as interface parameters. The rate of interface and the frequency of interrupting the CPU can be set flexibly by users. At the receiver, high-speed sampling is adopted, and the current bit value is determined by the way of majority decision, thus effectively filtering out the burr on the signal line and improving the anti-interference ability of UART interface. The interface is now applied to the actual project. The experiment indicates that this interface is stable and reliable in work and the data communication is completely correct.

摘要： 通用异步收发器(UART)是一种串行的数据总线收发器,用于异步的高速串行通信.德州仪器公司生产的双端口异步通用收发器TL16C752B因其高性能而应用广泛,论文以TL16C752B为样本,通过分析双端口异步通用收发器的电路结构,分析芯片的主要逻辑功能,研究了其逻辑功能、直流电参数、交流电参数的测试技术,并在集成电路测试系统中实现,可用于提高电子系统的可靠性,并可推广到其它通用异步收发器的测试.%Universal asynchronous receiver/transmitter (UART) is a kind of serial data bus receiver and transmitter which is used for high speed serial communication.TL16C752B, a dual port UART which is developed by Texas Instruments is widely used because of its high performance.Through the research of TL16C752B which is a sample of UART, the structure and the main logic functions of UART is analyzed, and the test technology of logic function and electrical characteristics is researched.The test technology can be used to improve the reliability of electronic systems and can be in tests of other UART ICs.

摘要： 对常用的开源CSerialPort类进行了改进,在VS2013平台上利用高精度定时器实现了批量数据帧的实时收发处理.在测试设备端使用FTDI Chip公司的FTD232R芯片实现计算机USB接口与UART的桥接,最高波特率达到3 Mb/s,传输效率是标准串口的26倍,并由Xilinx公司的Spartan6系列FPGA芯片XC6SLX16完成UART数据帧收发及后续处理,无须使用专用的接口板卡,该系统已成功用于某智能天线矢量调制器阵列的自动化测试,传输效率和可靠性均显著优于常规方案.

摘要： 基于通用异步串行收发(UART)协议在FPGA上实现了波特率可配置的串行数据传输模块.通过用时钟使能方案代替传统的分频方案实现波特率生成,从而实现了高达8Mbps的数据传输速率.针对板间互联的需求,使用LVDS电平传输UART串行收发信号,从而更好地适应板间互联的需求.

摘要： EDA技术属于现代电子设计技术的核心内容,随着时代的发展在通信领域、电子信息领域均逐渐得到了广泛的应用.另外,信息网络技术时电子信息技术的重要组成部门,掌握信息网络技术的情况下能够获得更加完整的数据、计算机通信概念,便于更好的从事计算机通信、数据通信工作.本文在将EDA技术作为基础技术的情况下,重点分析了通用亦不收发器中多个层面的设计,希望能够更好的应用EDA技术.

摘要： 分析了传统并行编程技术的实现原理,介绍了以AT89S51为样机利用串行外设接口(SPI)协议实现串行编程的原理和以P89V51RD2为样机利用通用异步收发器(UART)串口协议实现串行编程的原理,对比了2种串行编程技术,阐述了用户程序的保护措施和标记信息的应用方法,以便于管理开发过程、生产过程和日后维护.

摘要： 以飞思卡尔公司基于ARM Cortex-M4内核的K60系列微控制器为例,设计了一种具有较好可移植性和重用性的UART底层驱动构件.测试结果表明该构件正确而有效.

摘要： 通用异步收发器,是一种异步串行双工传输器。通常用在与其他通讯接口(如EIA RS-232)的连结上。由于收发两端的晶振不同步,接收端接收到的信号会随着通信时间的增长而出现信息的时隙偏移,导致接收端译码错误。为了避免时隙偏移造成译码错误,原始的解决办法是增加同步帧的插入频率。这样虽然可以实现成功通信,但是大大限制了通信系统的通信效率。本方案在接收端进行信息自同步采集和自适应解调与译码。能够使系统提高误码性能,自动调整时隙偏移,在提高通信效率的同时,保证了系统的可靠性。

摘要： 随着捷联惯导技术的发展，高速数字信号处理芯片(DSP)在嵌入式组合导航系统中得到了广泛的应用，在这类器件中，大部分没有异步通信串口，使得其与低速设备的通信受到限制。为了使DSP 与其他设备通过异步串口进行实时的数据交换，在剖析TL16C752B内部寄存器功能的基础上，结合其在嵌入式组合导航系统中的具体应用，重点研究了TL16752B的FIFO通信方式的基本过程并设计了通用异步收发器(UART)初始化程序和中断方式接收数据程序。试验结果表明，利用TL16C752B的FIFO通信方式有效地解决了高速DSP和外部低速设备通过异步串口通信的问题，提高了系统串行通信的实时性和可靠性。

摘要： 针对船舶操纵模拟器中主机和硬件控制台之间实时通信的特点，选用EXAR公司生产的XR16L788通用异步接收/发射器，制定了串口扩展通信方案并予以实现。试验结果表明该方案可以满足目前船舶操纵模拟器控制台和主机间实时通信的要求。

摘要： 本文介绍了使用FPGA实现uart的设计方法，将uart的核心功能集成到FPGA上，涉及包含发送模块、接收模块、波特率发生器等主要部分设计。系统采用VHDL硬件描述语言实现，在Quartus软件开发环境下进行设计、综合和仿真测试。

摘要： 嵌入式系统日益普遍。8位的处理器仍然是低端市场的主流。但是标准的8位处理器满足不了大量的串行接口设备的要求。介绍了在Actel公司提供的标准8051和UART(通用异步收发器)IP核的基础上,通过两块FPGA内部RAM,实现多个UART的扩展,并在ModelSim中进行仿真验证,最后在Actel公司的FPGA(现场可编程门阵列)里进行实现。

摘要： 在基于FPGA芯片的工程实践中,经常需要FPGA与上位机或其他处理器进行通信,为此设计了用于短距离通信的UART接口模块.该模块的程序采用VHDL语言编写,模块的核心发送和接收子模块均采用有限状态机设计,详述了各子模块的设计思路和方法,给出了它们的仿真时序图.综合实现后,将程序下载到FPGA芯片中,运行正确无误.又经长时间发送和接收测试,运行稳定可靠.相对参数固定的设计,该UART的波特率、数据位宽、停止位宽、校验位使能及校验模式选择均可以在线设置,为FPGA与其他设备的通信提供了一种可靠途径,具备较强的实用价值.

摘要： 在基于FPGA芯片的工程实践中,经常需要FPGA与上位机或其他处理器进行通信,为此设计了用于短距离通信的UART接口模块.该模块的程序采用VHDL语言编写,模块的核心发送和接收子模块均采用有限状态机设计,详述了各子模块的设计思路和方法,给出了它们的仿真时序图.综合实现后,将程序下载到FPGA芯片中,运行正确无误.又经长时间发送和接收测试,运行稳定可靠.相对参数固定的设计,该UART的波特率、数据位宽、停止位宽、校验位使能及校验模式选择均可以在线设置,为FPGA与其他设备的通信提供了一种可靠途径,具备较强的实用价值.

摘要： 在基于FPGA芯片的工程实践中,经常需要FPGA与上位机或其他处理器进行通信,为此设计了用于短距离通信的UART接口模块.该模块的程序采用VHDL语言编写,模块的核心发送和接收子模块均采用有限状态机设计,详述了各子模块的设计思路和方法,给出了它们的仿真时序图.综合实现后,将程序下载到FPGA芯片中,运行正确无误.又经长时间发送和接收测试,运行稳定可靠.相对参数固定的设计,该UART的波特率、数据位宽、停止位宽、校验位使能及校验模式选择均可以在线设置,为FPGA与其他设备的通信提供了一种可靠途径,具备较强的实用价值.

摘要： 在基于FPGA芯片的工程实践中,经常需要FPGA与上位机或其他处理器进行通信,为此设计了用于短距离通信的UART接口模块.该模块的程序采用VHDL语言编写,模块的核心发送和接收子模块均采用有限状态机设计,详述了各子模块的设计思路和方法,给出了它们的仿真时序图.综合实现后,将程序下载到FPGA芯片中,运行正确无误.又经长时间发送和接收测试,运行稳定可靠.相对参数固定的设计,该UART的波特率、数据位宽、停止位宽、校验位使能及校验模式选择均可以在线设置,为FPGA与其他设备的通信提供了一种可靠途径,具备较强的实用价值.

摘要： 在基于FPGA芯片的工程实践中,经常需要FPGA与上位机或其他处理器进行通信,为此设计了用于短距离通信的UART接口模块.该模块的程序采用VHDL语言编写,模块的核心发送和接收子模块均采用有限状态机设计,详述了各子模块的设计思路和方法,给出了它们的仿真时序图.综合实现后,将程序下载到FPGA芯片中,运行正确无误.又经长时间发送和接收测试,运行稳定可靠.相对参数固定的设计,该UART的波特率、数据位宽、停止位宽、校验位使能及校验模式选择均可以在线设置,为FPGA与其他设备的通信提供了一种可靠途径,具备较强的实用价值.

摘要： UART(Universal Asynchronous Receiver/Transmitter),通用异步接收/发送装置,具有可编程性和高度兼容性,在数字通信及控制系统等各种嵌入式领域中得到了广泛的应用.介绍了一种利用VHDL语言设计的UART核心功能的方法,具体阐述了发送、接收以及波特率发生器模块的设计,并将其集成到可编程逻辑器件CPLD上,最后通过串口调试软件验证该UART IP核的功能.

摘要： 本发明涉及一种方法，当正在与低速装置进行通信中从其它装置接收到高速通信请求时，将通信速度自动切换为被请求的高速通信的通信速度，由此能够解决现有技术中的只能在网络指定一种速度的问题。本发明的UART通信速度自动切换方法包括：步骤A，在中断检测部利用中断信号来测量起始位的脉宽；步骤B，在通信速度计算部利用所测量的所述脉宽保持的时间来计算通信速度；以及步骤C，在通信速度切换部将当前的通信速度切换为计算出的所述通信速度。

摘要： 本实用新型公开了一种内置通用同步异步收发器的微控制器结构，包括各自分别与总线相连的内核、外设和特殊功能部件，所述的内核包括：时钟发生器、复位逻辑电路、存储器、算术逻辑单元分别与中央处理单元相连接，上述器件又分别与总线相连接；所述的外设包括：与总线相连的输入输出端口、8位6路模/数转换器，一路捕捉、三路定时器、比较和脉宽调制模块、通用同步异步收发器分别通过共用引脚数据线与总线连接；所述的特殊功能部件包括：器件配置位、片内上电延时复位、欠压复位逻辑、看门狗定时器、休眠模式，以上器件分别与总线连接。本实用新型抗干扰能力强、低系统成本、高可靠性、设计灵活。

摘要： 本实用新型公开了一种通用1553B通信全双工收发器，其包括：编码器和与编码器连接的发送器；编码器接收传输进其数据接收端的第一数据并从其输出端输出第一双相单极性数字信号和第一控制信号；发送器的输入端接收编码器传输的第一双相单极性数字信号和第一控制信号并从数据输出端输出双极性相位调制信号；接收器接收传输进其数据接收端的第二数据并从输出端输出第二双相单极性数字信号；解码器的输入端接收接收器传输的第二双相单极性数字信号，并从其数据输出端输出并行数据和控制信号。本实用新型还公开了具有上述收发器的装置，其包括隔离变压器，所述隔离变压器的初级线圈与接收器的数据接收端以及发送器的数据输出端分别连接。

摘要： 本实用新型公开一种全双工通用同步异步串行收发器的主板，包括波特率生成模块、输出同步时钟控制SCL KO、输入时钟控制CSK KI、串口控制模块、发送FIFO、接收FIFO和配置寄存器，所述波特率生成模块的输出端分别与串口控制模块和输出同步时钟控制SCL KO的输入端连接；在所述主板上还加装有多路开关Mux，所述输入时钟控制CSK KI的输出端与多路开关Mux的输入端连接，所述波特率生成模块的输出端通过多路开关Mux与配置寄存器的控制端连接；所述配置寄存器分别与接收FIFO和发送FIFO连接。本实用新型通过寄存器的配置，实现IP工作在异步串行或同步串行，并能提供可选中断。

摘要： 本发明是一种通用异步收发器内置传输时钟的校准方法，本发明是通过在通用异步收发传输数据之前，发送机发送三个传输校准字，接收机接收三个传输校准字，根据校准字的接收情况，找到对应时钟校准系数，实现校准通用异步收发器内置传输时钟，以保证通用异步收发稳定进行。本发明通过三个传输校准字，降低了对通用异步收发器内置传输时钟的精度要求，以校准后的时钟进行数据传输，提高了通用异步收发的稳定性。

摘要： 本发明涉及电子信息领域，主要是提供一种接口扩展系统，特别涉及一种基于现场可编程门阵列和软核处理器内核的多通用异步收发器接口扩展系统。其采用NiosII软核处理器作为整个现场可编程门阵列的控制核心，通过控制8路UART控制器内核实现了8路UART接口，可以满足大量的串行接口设备的要求。

摘要： 本发明公开了一种少针脚型接口和通用异步收发器接口复用方法、装置、设备。其中，所述方法包括：中央处理器将少针脚型信号和/或通用异步收发信号发送给复杂可编程逻辑器件，和连接器生成控制信号，和根据该控制信号决定该复杂可编程逻辑器件切换少针脚型接口或通用异步收发器接口，以及该复杂可编程逻辑器件根据该控制信号，切换到少针脚型接口或通用异步收发器接口。通过上述方式，能够实现在方便调试服务器的同时，对少针脚型接口和通用异步收发器接口进行了复用，减少了接口数量，降低了印制电路板的空间成本。

摘要： 本发明是一种通用异步收发器的波特率校准方法和装置，本发明是通过时间参考作为基准，以通用异步收发器采样时钟对时间参考进行数学统计，根据统计方法结合时间参考还原通用异步收发器采样时钟的精确频率，以精确时钟为基础以量化区间为依据将精准时钟合理量化至可计算区间，以该区间的特征频率作为通用异步收发器的特征时钟频率，计算通用异步收发器的传输参数，实现传输波特率的校准，以完成通用异步收发。本发明通过时间参考和片内装置，降低了对通用异步收发器采样时钟的精度要求，以校准后的波特率进行数据传输，提高了通用异步收发的稳定性。

摘要： 本发明是一种通用异步收发器内置传输时钟的校准方法，本发明是通过在通用异步收发传输数据之前，发送机发送三个传输校准字，接收机接收三个传输校准字，根据校准字的接收情况，找到对应时钟校准系数，实现校准通用异步收发器内置传输时钟，以保证通用异步收发稳定进行。本发明通过三个传输校准字，降低了对通用异步收发器内置传输时钟的精度要求，以校准后的时钟进行数据传输，提高了通用异步收发的稳定性。

摘要： 本发明公开了一种多端口通用异步收发器测试方法，包括：对所述多端口通用异步收发器的所有内部寄存器进行写读功能测试，获得内部寄存器测试结果；测试数据传输的波特率、数据格式、FIFO的触发水平，并监测与数据转换传输功能相关的内部寄存器的状态是否正常，获得数据转换传输功能测试结果；配置中断使能寄存器以确定至少一个中断源；遍历所有所述中断源，同时监测与中断功能相关的内部寄存器的状态是否正常，获得中断功能测试结果；遍历各种Modem信号的输出和读取，并监测与Modem控制功能相关的内部寄存器的状态是否正常，获得Modem控制逻辑测试结果。本发明的多端口通用异步收发器测试方法具有实用性强，使用简便，运行可靠的优点。