MAX+PLUSⅡ

摘要： 《计算机组成原理》是一门重要的硬件基础性课程,其主要以冯·诺依曼结构为基础,详细介绍计算机五大部件的组成、结构、工作原理、设计思想等,着重培养学生对计算机底层硬件的分析、应用、设计创新能力.本实验用MAX+plusII软件作为仿真平台,首先根据直接补码阵列乘法器的逻辑表达式画出原理图,然后根据原理图仿真出3*3位补码相乘的结果.通本实验可以验证十进制数转换为二进制数的正确性.由此实验结合理论知识,加深学生对各硬件的结构和功能的理解,加深学生对计算机内部硬件部分中央处理器的运算器计算过程的了解.

摘要： 通过短时傅里叶变换算法原理分析,运用Max+plusⅡ设计了现场可编程逻辑器件实现高速短时傅里叶变换,该结构充分利用蝶形单元运算特点,在满足时间分辨率及频率分辨率的基础上降低了运算复杂度,并在高速率运行时钟下节省了硬件资源.最后,进行了仿真研究分析,达到了信号语谱设计要求.

摘要： According to the phase coincidence theory,the equal precision digital cymometer was improved. The standard frequency signal and the frequency under test are counted in the same time by means of the phase coincidence theory,and then ±1 periodic error is eliminated when standard frequency signal is counted. This system is composed of three parts:amplification and rectification,counting with CPLD(detection of the phase coincidence point is completed in it),and frequency calculation and display (which is completed with single chip AT89C51). The simulation software Max+Plus Ⅱ is used for simulation of CPLD,and the software Protues is used for simulation of single chip microcontroller(SCM). The experiment results show that the cymometer has the advantages of high measuring precision and good operation stability,when the frequency under test is in the range of 1 Hz~10 MHz.%根据相位重合点理论对等精度数字频率计进行改进，采用该理论可使对标准频率信号和待测频率的计数同时开始，消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分：待测频率的整形放大部分；计数部分，采用CPLD，相位重合点的检测也在CPLD中完成；频率的计算和显示部分由单片机AT89C51完成。CPLD部分的仿真使用Max+Plus Ⅱ，单片机部分的仿真使用Protues软件。测试结果表明，待测频率在1 Hz~10 MHz范围内，频率计测量精度高，稳定性好。

摘要： 本文设计的出租车计费器系统是用FPGA来实现的,利用VHDL完成计费器系统各主要模块的设计,并在MAX+plusⅡ开发环境下进行编译,仿真,然后下载到FPGA芯片中进行系统可行性的测试.该系统可靠性高、成本低、通用性强.

摘要： 采用VHDL硬件描述语言,自顶向下设计,在MAX+plus II开发平台进行逻辑综合和仿真、调试。该系统和传统设计相比,具有硬件电路简单、体积小、功耗低、可靠性高等优点。

摘要： 采用VHDL硬件描述语言，自顶向下设计，在MAX+plusII开发平台进行逻辑综合和仿真、调试。该系统和传统设计相比，具有硬件电路简单、体积小、功耗低、可靠性高等优点。

摘要： 随着计算机技术的飞速发展，EDA技术也有了巨大的发展，被广泛应用于电子、通信、医学、军事等各个领域。本文介绍了基于VHDL硬件描述语言设计彩灯控制器的思维与技巧，在MAX+plus域开发工具软件中进行源文件的编辑、逻辑综合、适配、仿真及编程下载。仿真和验证的结果表明，该设计方法切实可行，该判决器具有一定的实际应用性。

摘要： 本文介绍一种以FPGA为核心，应用VHDL技术的多功能波形发生器软件和硬件的设计与实现。该系统可以产生正弦波、方波、锯齿波、三角波以及编辑生成上述三种波形的混合输出和线性组合波形，并实现幅值、占空比和频率可调。

摘要： 文章的主要内容就是应用可编程器件CPLD来做PCI总线接口设计，并提出了一种以目前流行的可编程器件开发工具、硬件描述语言VHDL作为开发手段，实现PCI总线接口功能的设计。

摘要： 在MAX+PlusⅡ开发环境下，采用现场可编程门阵列设计了一个简单的键盘扫描电路，解决了按键颤抖带来的信号混乱问题。此次设计为了减少整体设计中的问题，将整个电路分成各个分模块，再使用VHDL硬件描述语言进行程序设计并生成模块，最后将各个分模块采用图形编辑最终实现设计要求。

摘要： 本文用美国Altera公司的EDA软件MAX+plusⅡ设计数字电路,将EDA技术引入电子技术课程的实验教学,以培养学生的创新能力。

摘要： 本文用美国Altera公司的EDA软件MAX+plusⅡ设计数字电路,将EDA技术引入电子技术课程的实验教学,以培养学生的创新能力。

摘要： 本文用美国Altera公司的EDA软件MAX+plusⅡ设计数字电路,将EDA技术引入电子技术课程的实验教学,以培养学生的创新能力。

摘要： 本文用美国Altera公司的EDA软件MAX+plusⅡ设计数字电路,将EDA技术引入电子技术课程的实验教学,以培养学生的创新能力。

摘要： 本文用美国Altera公司的EDA软件MAX+plusⅡ设计数字电路,将EDA技术引入电子技术课程的实验教学,以培养学生的创新能力。

摘要： 本文用美国Altera公司的EDA软件MAX+plusⅡ设计数字电路,将EDA技术引入电子技术课程的实验教学,以培养学生的创新能力。

摘要： 一种基于maxplus模型的手机流水线管理方法包括以下步骤：搭建手机生产的手机流水线；根据手机流水线在数字孪生平台中构建对应虚拟流水线；调用手机流水线的检测设备，检测设备获取实际生产数据，其中实际生产数据包括流水线设备的布局、缓存区容量以及机器作业时间，通过握手机制将实际生产数据同步至虚拟流水线，获取数学模型；在数字孪生平台中输入优化方案，通过数字孪生平台将优化方案传输至数学模型，通过数学模型反馈优化方案的预测结果，在手机流水线上更新设备或者进行方案优化时，数字孪生平台可以在虚拟流水线上将优化的方案体现出来，工作人员可以虚拟流水线的显示结果来判断优化方案是否可行，避免真实更行手机流水线后出现不良的结果。

摘要： 一种基于maxplus模型的手机流水线管理方法包括以下步骤：搭建手机生产的手机流水线；根据手机流水线在数字孪生平台中构建对应虚拟流水线；调用手机流水线的检测设备，检测设备获取实际生产数据，其中实际生产数据包括流水线设备的布局、缓存区容量以及机器作业时间，通过握手机制将实际生产数据同步至虚拟流水线，获取数学模型；在数字孪生平台中输入优化方案，通过数字孪生平台将优化方案传输至数学模型，通过数学模型反馈优化方案的预测结果，在手机流水线上更新设备或者进行方案优化时，数字孪生平台可以在虚拟流水线上将优化的方案体现出来，工作人员可以虚拟流水线的显示结果来判断优化方案是否可行，避免真实更行手机流水线后出现不良的结果。