AMD/Motorola Alliance, 3501 Ed Bluestein Blvd., Austin, TX 78721, USA;
机译:采用高k栅极电介质/金属栅极堆叠的覆盖层的厚度和材料对平坦带电压(V_(FB))和等效氧化物厚度(EOT)的依赖性,适用于先栅工艺应用
机译:基于铪的高k电介质栅极堆叠(GS)栅极材料工程设计(GME)连接无线纳米管MOSFET用于数字应用
机译:梯度沟道栅极线性性能研究双栅MOSFET相对于高k氧化物厚度
机译:用于高k和常规栅极堆叠的栅极介电厚度控制在来自栅极清洁工艺的化学氧化物的存在下,用于SUB-180 NM MOSFET应用
机译:将超薄(1.6-2.0 nm)RPECVD堆叠的氧化物/氮氧化物栅极电介质集成到双多晶硅栅极亚微米CMOSFET中。
机译:栅堆叠结构和工艺缺陷对32 nm工艺节点PMOSFET中NBTI可靠性的高k介电依赖性的影响
机译:利用原位HF-蒸汽预栅氧化物清洗增强p-硅(111)上mOsFET的迁移率