• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2014 IEEE 36th International Electronic Manufacturing Technology Conference >Adaptive trimming test approach — The efficient way on trimming analog trimmed devices at wafer sort
【24h】

Adaptive trimming test approach — The efficient way on trimming analog trimmed devices at wafer sort

机译：自适应修整测试方法—在晶片分类时修整模拟修整器件的有效方法

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

In this paper, we have performed an empirical evaluation of several analog trimming methodologies used for Semiconductor Manufacturing Wafer Sort testing. The study shows that a dynamic trimming approach is the best among those evaluated. The other methodologies evaluated in this paper suffer for several weaknesses such as: 1) unwanted yield loss when the actual least significant bit (LSB) equivalent value or weight drifts from the characterized value due to fab process variations, 2) higher test time leading to elevated cost of test and delivery cycle time degradation, and 3) continual need for Test Program modifications to account for fab process shifts. Finally, a review of basic trimming principles will be covered. We will discuss the need for parameter trimming in the semiconductor industry along with common analog trimming algorithms and review actual wafer test data at wafer probe.
机译：在本文中，我们对用于半导体制造晶圆分类测试的几种模拟修整方法进行了实证评估。研究表明，动态修整方法是所评估的最佳方法。本文评估的其他方法还存在一些弱点，例如：1）由于制造工艺的变化，当实际最低有效位（LSB）等效值或重量偏离特征值时，会产生不希望的良率损失； 2）更高的测试时间导致测试成本的增加和交付周期时间的降低，以及3）不断需要修改测试程序以应对制造工艺变化。最后，将介绍基本的修整原理。我们将讨论半导体工业中参数修整的需求以及常见的模拟修整算法，并在晶圆探针上回顾实际的晶圆测试数据。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号