ISIR Paris, Univ. Pierre et Marie Curie, Paris, France;
computer vision algorithm; hardware architecture; performance prediction;
机译:高性能和硬件高效的多视图视频编码帧调度算法和体系结构
机译:HEVC帧内编码器的高性能算法适配和硬件架构
机译:并行可视化算法:性能和体系结构含义
机译:不同硬件架构上视觉算法的性能预测
机译:通用硬件和统一硬件加速架构的自适应AI算法
机译:智能相机运动算法和硬件体系结构的深度
机译:用于H.264转换和量化算法的高性能,低成本硬件体系结构