• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>2015 International Conference on Communication Networks >Design of power efficient multiplexer using dual-gate FinFET technology
【24h】

Design of power efficient multiplexer using dual-gate FinFET technology

机译：利用双栅极FinFET技术设计高效功率复用器

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper presents the design and analysis of a 2¿¿¿1 multiplexer. The conventional circuit of 2¿¿¿1 multiplexer(MUX) is used for the calculation of different parameters like power consumption, noise, delay, leakage power, etc. The multiplexer designed in this paper is suitable for low-power applications and works on very low supply voltage. Multiplexer is a digital circuit, it consists of 2N input and has n select line which are used to select the input line to transmit to the output. The multiplexer are used to expand the measure of information that can be sent over the system of a sure measure of time and bandwidth. Multiplexer comprises of multiple input signals and gives a single output switch. In this paper, a novel FinFET technique is used for the reduction of leakage power. The parameters of the conventional circuit and FinFET are compared and the performance of the multiplexer circuit is increased. The proposed multiplexer works on supply voltage of 0.7V. The design and simulation of FinFET based 2¿¿¿1 multiplexer is done by using 45nm technology at cadence virtuoso version 6.1 platform.
机译：本文介绍了2¿1多路复用器的设计和分析。 2¿1多路复用器（MUX）的常规电路用于计算不同的参数，例如功耗，噪声，延迟，泄漏功率等。本文设计的多路复用器适用于低功率应用，并适用于极低的电源电压。多路复用器是一个数字电路，由2N输入组成，具有n条选择线，用于选择输入线以传输到输出。多路复用器用于扩展信息的度量，该信息可以通过系统确定的时间和带宽度量发送。多路复用器包括多个输入信号，并提供一个输出开关。在本文中，一种新颖的FinFET技术用于降低泄漏功率。比较了常规电路和FinFET的参数，并提高了多路复用器电路的性能。提议的多路复用器在0.7V的电源电压下工作。在cadence virtuoso 6.1平台上使用45nm技术完成了基于FinFET的2？¿1多路复用器的设计和仿真。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号