• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>Design and Process Integration for Microelectronic Manufacturing II >Resolution Enhancement Technology Requirements for 65nm Node
【24h】

Resolution Enhancement Technology Requirements for 65nm Node

机译：65nm节点的分辨率增强技术要求

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

In this paper, we evaluate various strong and weak resolution enhancement techniques in the context of 65nm technology node requirements. Specifically, we concentrate on a simulation-based performance comparison of the dark-field alternating aperture and chrome-less shifter-shutter phase shifting masks (AAPSM and CLM respectively) for imaging of the critical gate level. Along with the through-pitch aerial image quality, the mask error enhancement factor (MEEF), proximity effects, and the overall process latitudes are compared. Results show that while there might be multiple approaches in 193nm lithography to pattern isolated and semi-isolated pitches, it is necessary to utilize strong resolution enhancement in order to resolve dense pitches and achieve a sufficient common process performance with required CD control for the 65nm node.
机译：在本文中，我们在65nm技术节点要求的背景下评估了各种强分辨率和弱分辨率增强技术。具体而言，我们专注于基于暗场交替孔径和无铬移位器-快门相移掩模（分别为AAPSM和CLM）的仿真性能比较，以对关键栅极电平进行成像。与整个音高航拍图像质量一起，比较了掩膜误差增强因子（MEEF），邻近效应和整个处理范围。结果表明，尽管在193nm光刻技术中可能有多种方法可以对隔离的和半隔离的间距进行图案化，但有必要利用强大的分辨率增强功能来解决密集的间距并在65nm节点需要CD控制的情况下实现足够的通用工艺性能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号