首页> 外文会议>Eighth European Solid-State Circuits Conference (ESSCIRC '82) >A New Method for Improved Delay Characterization of VLSI Logic
【24h】

A New Method for Improved Delay Characterization of VLSI Logic

机译:一种改进VLSI逻辑延迟特性的新方法

获取原文
获取原文并翻译 | 示例

摘要

A new method is described which allows determination of Ton and Toff delays of logic gates on VLSI chips as function of load by frequency measurements, that means with automatic testsystems and computer aided evaluation.
机译:描述了一种新方法,该方法允许通过频率测量确定VLSI芯片上逻辑门的Ton和Toff延迟作为负载的函数,这意味着具有自动测试系统和计算机辅助评估功能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号