【24h】

Network on Chip for Parallel DSP Architectures

机译:并行DSP架构的片上网络

获取原文
获取原文并翻译 | 示例

摘要

Network-on-Chip is a new methodology of System-on-Chip design. It can be used to improve communication performance among many computing nodes of parallel DSP architectures. Simulations based on the 16-node 2D-mesh DragonFly DSP architecture show that the routing distance of 72.9% inter-node communication is 1. A fast local router is proposed to improve the performance of this communication. Experiments on our simulator show that overall inter-node communication delay is decreased by 59.4%.
机译:片上网络是片上系统设计的一种新方法。它可用于提高并行DSP架构的许多计算节点之间的通信性能。基于16节点2D网格DragonFly DSP架构的仿真表明,节点间通信的72.9%的路由距离为1。提出了一种快速的本地路由器来提高这种通信的性能。在我们的模拟器上进行的实验表明,整个节点间的通信延迟减少了59.4%。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号