• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>Conference on Ph.D. Research in Microelectronics and Electronics >Proposal for a new ALICE CPV-HMPID front-end electronics topology
【24h】

Proposal for a new ALICE CPV-HMPID front-end electronics topology

机译：新的Alice CPV-HMPID前端电子拓扑的提案

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper presents the proposal of a new front-end readout electronics (RO) architecture for the ALICE Charged-particle Veto detector (CPV) located in PHOton Spectrometer (PHOS), and for the High Momentum particle IDentification detector (HMPID). With the upgrades in hardware typology and proposed new readout scheme in FPGA design, the RO system shall achieve at least five times the speed of the present front-end readout electronics. Design choices such as using the ALTERA Cyclone V GX FPGA, the topology for parallel readout of Dilogic cards and an upgrade in FPGA design interfaces will enable the RO electronics to reach an approximate interaction rate of 50 kHz. This paper presents the new system hardware as well as the preliminary prototype measurement results. This paper concludes with recommendations for other future planned updates in hardware schema.
机译：本文介绍了位于光子光谱仪（PHOS）的Alice带电粒子否决探测器（CPV）的新的前端读出电子（RO）架构的提议，以及高动量粒子识别检测器（HMPID）。随着硬件类型的升级和FPGA设计中提出的新读出方案，RO系统应至少达到目前前端读出电子产品速度的至少五倍。设计选择，如使用Altera Cyclone V GX FPGA，Sillogic卡并行读数的拓扑和FPGA设计界面中的升级将使RO电子设备达到50 kHz的近似相互作用率。本文介绍了新的系统硬件以及初步原型测量结果。本文结束了关于硬件架构其他未来计划更新的建议。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号