• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International Conference on Microelectronics >Effect of open faults in FPGA switch matrices on fault detection mechanisms
【24h】

Effect of open faults in FPGA switch matrices on fault detection mechanisms

机译：FPGA开关矩阵中的开路故障对故障检测机制的影响

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Field programmable Gate Arrays (FPGAs) are currently being used in the design and implementation of many modern systems. In this paper, the effect of open faults in FPGA switch matrices on the robustness of fault detection mechanisms is investigated. The error detection mechanism is studied in the context of the Duplication With Compare (DWC) technique. The programmable multiplexer with level restorer used inside the FPGA is studied for fail-safe design. An analysis for optimal level restorer transistor sizing has been derived. It is shown that the ratio between the size of the level restorer transistors and pass transistor of the programmable multiplexer should be around 5.5.
机译：当前，在许多现代系统的设计和实现中都使用了现场可编程门阵列（FPGA）。本文研究了FPGA开关矩阵中的开路故障对故障检测机制的鲁棒性的影响。在具有比较的复制（DWC）技术的背景下研究了错误检测机制。针对FPGA内部使用的具有电平恢复器的可编程多路复用器进行了故障安全设计研究。对最佳电平恢复晶体管的尺寸进行了分析。结果表明，可编程多路复用器的电平恢复晶体管和传输晶体管的尺寸之比应为5.5左右。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号