• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>International conference on computer design >Post-Model Validation of Victim DRAM Caches
【24h】

Post-Model Validation of Victim DRAM Caches

机译：受害者DRAM缓存的模型后验证

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Formal modeling and analysis of a victim DRAM cache has already been discussed in the existing literature. These works use interacting state machines to model states and transitions of a victim DRAM cache. In this work, we address model-code conformance between a formal model of the victim DRAM cache and a simulator obtained from it. Our work focuses on a two-step approach to validate a DRAM cache implementation. In the first step, we use a technique based on it Feedback-Directed Random Testing to reverse engineer the state models from the execution traces. This process helps us to match the implementation with the state machines associated with the formal model and to verify some of the state-based properties. In the second step, we instrument the implementation with monitors and validate the liveness and safety properties (during run-time) which have been proved earlier in the formal model.
机译：在现有文献中已经讨论了受害者DRAM高速缓存的形式化建模和分析。这些作品使用交互的状态机来建模受害者DRAM缓存的状态和转换。在这项工作中，我们解决了受害者DRAM缓存的正式模型与从中获得的模拟器之间的模型代码一致性。我们的工作集中在验证DRAM缓存实现的两步方法上。在第一步中，我们使用基于反馈反馈的随机测试的技术从执行迹线对状态模型进行逆向工程。此过程有助于我们将实现与与正式模型关联的状态机进行匹配，并验证某些基于状态的属性。在第二步中，我们使用监视器对实现进行检测，并验证（在运行时）活动性和安全性，这已在正式模型中得到了证明。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号