【24h】

Delay/slope budgeting for clock buffer cell design

机译:时钟缓冲单元设计的延迟/斜率预算

获取原文

摘要

This paper presents a delay/slope budgeting method for clock buffers design in the standard cell library. The key idea is to include the skew estimation during the budgeting process. Within-die random variations such as the polyCD WL process, temperature and supply voltage are considered in the skew simulation for a 0.13 /spl mu/m process.
机译:本文提出了一种用于标准单元库中时钟缓冲器设计的延迟/斜率预算方法。关键思想是在预算过程中包括偏斜估计。对于0.13 / spl mu / m工艺,在偏斜仿真中考虑了模内随机变化,例如polyCD WL工艺,温度和电源电压。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号