Field programmable gate arrays; Encryption; Registers; Schedules; Throughput; Table lookup; Digital signal processing;
机译:使用并行子系统架构的混合密码系统(AES-RC4)的区域高效和高速硬件结构
机译:更正为:FPGA上的AES硬件加速器,具有改进的吞吐量和资源效率
机译:校正:AES硬件加速器在FPGA上提高吞吐量和资源效率
机译:使用多目标神经架构搜索的自动化硬件和神经网络架构共设计FPGA加速器
机译:FPGA硬件加速器-设计方法和折衷方案的案例研究
机译:蛋白质对接在硬件加速器上:GPU和MIC架构的比较
机译:FPGA利用AES加密器使用子流水线S盒技术实现硬件架构,用于紧凑型应用