• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>Electronic Components and Technology Conference, 1995. Proceedings., 45th >Electrical packaging requirements of CMOS ULSI devices, andfundamental electrical performance limits of single chip packages
【24h】

Electrical packaging requirements of CMOS ULSI devices, andfundamental electrical performance limits of single chip packages

机译：CMOS ULSI器件的电气包装要求，以及单芯片封装的基本电气性能限制

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Due to low cost manufacturing and a well establishedinfrastructure for large volume off-shore assembly, Single Chip Packages(SCPs) continue to be the work-horse packages for a wide range ofpresent and future CMOS ULSI devices. To understand the overallcollective chip-package electrical limits, one should first understandin detail the electrical requirements of the device that is going to behoused in that package. In this work a detailed methodology is developedto calculate the CMOS devices' electrical packaging requirements.Several closed-form equations are derived for present and future CMOSULSI devices. Both the speed constrained and current sink/sourceconstrained drivers are considered. Based on these closed formequations,the electrical packaging requirements of CMOS ULSI devices canbe generated
机译：由于低成本制造和完善 大规模离岸组装的基础设施，单芯片封装 （SCP）仍然是广泛的 当前和将来的CMOS ULSI器件。了解整体 集体芯片封装的电气限制，首先应该了解 详细说明将要使用的设备的电气要求 放在那个包装里。在这项工作中，制定了详细的方法 计算CMOS器件的电气封装要求。 针对当前和未来的CMOS推导了几个封闭形式的方程式 ULSI设备。速度受限和电流吸收/源极 考虑约束驱动程序。基于这些封闭形式 方程，CMOS ULSI器件的电气封装要求可以 被产生

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号