首页> 外文会议>Annual IEEE Gallium Arsenide Integrated Circuit Symposium >InP DHBT technology and design for 40 Gbit/s full-rate-clock communication circuits
【24h】

InP DHBT technology and design for 40 Gbit/s full-rate-clock communication circuits

机译:INP DHBT技术与40 Gbit / S全速率时钟通信电路的设计

获取原文

摘要

In this paper, we present our InP DHBT technology with improved performances, yield and uniformity; and some new designing tools, both of which have allowed to achieve 40+ Gbit/s full-rate-clock circuits, such as the D-Flip-Flop. These circuits have been characterized and packaged.
机译:在本文中,我们介绍了我们的INP DHBT技术,具有改善的性能,产量和均匀性;还有一些新的设计工具,两者都允许实现40多个Gbit / s全速率时钟电路,例如D-Flip-FLOP。这些电路已经表征和包装。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号