• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>IEEE International Symposium on Parallel and Distributed Processing >ReBit: A tool to manage and analyse FPGA-based reconfigurable systems
【24h】

ReBit: A tool to manage and analyse FPGA-based reconfigurable systems

机译：REBIT：管理和分析基于FPGA的可重新配置系统的工具

获取原文
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Partial dynamic reconfiguration of FPGAs is a methodology that allows the efficient use of FPGAs resources and an improved degree of flexibility with respect to static hardware when designing an architecture on FPGA. Recently several tools, aiming at supporting the designer in the implementation and the validation processes involved in partial reconfiguration, have been released. Within this scenario we introduce a framework, called ReBit, intended to be complementary to the most important of tool suite available today, e.g. Xilinx ISE suite, improving the existing features and adding new ones, such as partial bitstream scheduling policy testing and algorithmic bus macros placement, using different APIs, integrated in the framework. These features have been validated using different Xilinx FPGAs Spartan 3, Virtex II Pro and Virtex 4.
机译：FPGA的部分动态重新配置是一种方法，允许在设计FPGA上设计架构时，允许有效地使用FPGA资源和相对于静态硬件的灵活性程度。最近若干工具，旨在支持设计师的实现和部分重新配置所涉及的验证过程，已被释放。在这种情况下，我们介绍了一个框架，称为REBIT，旨在与今天的最重要的工具套件互补，例如， Xilinx ISE套件，改进现有功能并添加新的功能，例如使用不同API的部分比特流调度策略测试和算法总线宏放置，集成在框架中。这些功能已使用不同的Xilinx FPGAS Spartan 3，Virtex II Pro和Virtex 4进行了验证。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号